10 信号完整性仿真分析模型
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IBIS模型的验证方法
检测IBIS模型正确性的方法有：
— 根据波形基本特性检测IBIS模型 — 用“golden parser” 检测IBIS文件 — 用DATASHEET检验IBIS模型 — 用上升速率和下降速率 — 利用仿真器对模型进行验证
IBIS仿真模型原理与建模方法
IBIS模型与信号完整性分析
2. 开关延迟时间
在IBIS中缓冲器上升/
下降采用测量波形20%至
80%。缓冲器实际的上升/
下降时间与所连负载有关
。IBIS提供上升/下降测试
夹具数据，仿真者可以利
用它调整缓冲器延时来修
正负载情况。如果波形中
有严重的振铃情况，则降
低了上升/下降时间的可信
度。
图10.3 传输延时、首次开关延时、最终稳定延 时与Vil和Vih的关系
能，对复杂的电路与系统进行分析，是因为它拥有高精度的元器 件模型和庞大的器件库，其中包括：
(1)无源器件模型，如电阻、电容、电感、传输线 (2)半导体器件模型，如二极管、三极管、结型场效应管、MOS场效应管 (3)各种电源，包括线性和非线性的受控源 (4)A/D，D/A转换接口电路以及数字电路器件库。
PSpice是Spice家族的一员，其主要算法与Spice相同。它是美国 Microsim公司于1984年推出的。随着版本的升级，PSpice的功能不断完善， 具有高超的电路仿真能力。
Байду номын сангаас
Spice仿真模型原理与建模方法
Spice的功能和特点 Spice 程序能够代替面包板、示波器等整个电子实验室的功
高速电路信号完整性分析与设计
电子工业出版社教材 配套电子教案
第十章 信号完整性仿真分析模型
Spice仿真模型原理与建模方法
IBIS仿真模型原理与建模方法
Spice仿真模型原理与建模方法
Spice(Simulation Program with Integrated Circuti Emphasis)是一种通 用电路分析程序，能够分析和模拟一般条件下的各种电路特性。
Spice仿真模型原理与建模方法
Spice 模型的建模方法和不足
表10.1 两种建模方法的比较
物理法
黑箱法
1.不了解器件内部物理结构、性 1.不了解器件内部物理结构、性能时，
能便无法实行模型化
可依端口特性实行模型化
2.各个参数与物理结构性能有密 切关系
2.各个参数与端口参数有密切关系
3.参数值的计算方法和测量较为 3.参数值几乎可直接机械测得，精度受
(1) 提高了器件模型精度，增加了模型和器件的种类。 (2) 具有激励信号波形编辑功能，可以将需要的激励信号波形编辑
成以时间、频率等参数为变量的图形，以便进行电路分析。 (3) 可输出曲线后外理程序(.Probe)。 (4) 可进行数字模拟和数模混合模拟。 (5) 具有元件库扩展功能。 (6) 模块化和层次化设计。 (7) 良好的人机界面和控制方式。
下面以DS90LVD31ATM的IBIS模型为例，并结合Hyperlynx进行信号完整性 的分析。传输线和终端电阻的参数设置见图10.6。
图10.6 HFBR-5912的电路图
IBIS仿真模型原理与建模方法
通过改变传输线的长度和端接电阻可以来观察不同情况下的仿真结果。 收发器的输出通过特性阻抗为50 Ω的传输线、耦合电容和100 Ω的端接电 阻反馈到输入。为了检测反射和信号完整性的问题改变传输线的长度，输 出端接电阻为130 Ω。
烦琐
限
4.分析结果精度可能很高
4.分析结果可靠
IBIS仿真模型原理与建模方法
IBIS模型概述
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是 由一些EDA厂商、计算机制造商、半导体厂商和大学组成的IBIS规范 (Input/Output Buffer Information Specification，输入输出缓冲信息规范)。 它是为适应板级仿真和系统级仿真的需求，最早由Intel提出的一种行为级 的模型标准。
1. 时序仿真
一个IBIS三态的输出模型的时序参考负载电路由下列的这些参数决 定：Rref , Cref , Vref和Vmeas。Cref和Rref子参数作为测试负载，半导体厂商 使用Cref , Rref来测试指定传输线延迟或输出变换时间，Vmeas是测量传输 延时和输出开关延时的基准电压。
图10.2 IBIS时序负载的示意图
图10.7 短的传输线和 正确的端接仿真图
图10.8 当传输线的长 度从1 cm增到1 m时， 出现明显的振铃现象
图10.9 传输线达到10 m时的曲线
IBIS仿真模型原理与建模方法
从上面3个图的比较可以看出，如果把传输线的长度从1 cm增加到1 m，则输入TP1和TP2会出现反射和振铃，这表明信号随着传输线的长 度的变长而变坏。而当传输线增到10 m时，到达的信号已不能分辨出 原始信号的形状，同时反射也使驱动器的信号减弱。
IBIS模型具有的优点： ➢ IBIS模型是行为级的模型，能够在板级仿真中提供可以忍受的速度。
➢ IBIS模型是基于电流 电压和电压 时间的查找表的，该数据表格由Spice模 型仿真得到或从芯片外部进行测试得到。 ➢ 有专门的组织从事IBIS模型格式的标准化方面的工作，这样IBIS模型很容 易得到半导体供应商、仿真器供应商、用户等各个方面的共同认可。
下面将通过改变端接电阻的值来观察对输入信号的影响。
图10.10 增加端接电阻抗 引起基准电压的上升和边
沿斜率变缓
图10.11 降低端接电阻抗引 起基准电压的下降和边沿斜
率变快
IBIS仿真模型原理与建模方法
现在从图10.10和图10.11可以看出不同的端接电阻的影 响。从图10.10中可以看出PECL的基准电压的增加，这表 示当阻抗的值大于端接电阻130 Ω时(这里采用的电阻为260 Ω)，电压变大，同时边沿斜率变缓(边沿斜率变化较小)。 如果减小阻抗的值(65 Ω)，我们从仿真的图形中可以看到 PECL的基准电压下降了，同时边沿斜率有轻微的变快， 如图10.11所示。
噪声； (7) 输出变量的傅里叶分析(.FOUR)(与瞬态分析同时完成)； (8) 温度分析(.TEMP)； (9) 数字电路分析，包括电路的逻辑运算和延迟时间的计算； (10) A/D, D/A转换电路的分析。
Spice仿真模型原理与建模方法
PSpice 程序与Spice程序和其他微机运行的Spice引伸版 本相比，有以下特点：
➢ IBIS语法规则
(1) IBIS开头信息 (2) IBIS器件描述 (3) 模型描述 (4) 电路板的描述
IBIS仿真模型原理与建模方法
IBIS模型的建立
提取IBIS模型的途径有：
— 通过Internet获取或从专业厂商处购买现成的模型 — 从已有的Spice模型进行电路仿真而获得IBIS模型 — 通过实际测量来创建IBIS模型
Spice仿真模型原理与建模方法
Spice 程序可以进行多种电路分析，包括：
(1) 非线性直流分析(.DC)，计算电路的直流工作点； (2) 线性小信号分析(.AC)，分析电路的频率响应； (3) 瞬态分析(.TRAN)，确定电路的时域响应； (4) 小信号电路直流传输特性分析(.TF)； (5) 直流灵敏度分析(.SENSS)； (6) 噪声分析(.NOISE)，计算特定输出和输入节点的等效输出、输入
时序负载用于对电压达到测试电
压的时间的仿真。这个特定的时间为
当输出开始变换到它达到一个特定的 基准电压(Vmeas)时的时间。这个时间 是以“缓冲器的延迟时间”为参考的
。当指定了设备的传输延迟或输出变 换时间时，Rref, Cref, Vref参数对应于半 导体厂商使用的测试负载电路。
IBIS仿真模型原理与建模方法
IBIS仿真模型原理与建模方法
IBIS模型的结构
图10.1 IBIS的模型框图
IBIS仿真模型原理与建模方法
IBIS模型语法
➢ IBIS语法规则的定义必须符合如下要求
(1) 除了保留词和关键词外，IBIS文件是区分大小写的， 文件 名必须小写，小于8位，且符合DOS文件命名规则。 (2) 保留词：POWER, GND, NC, NA。 (3) IBIS文件每行不能超过80个字符。 (4) 关键词要写入[ ]中，而且必须从每行的第一列开始。 (5) 规定电流流进元器件的方向为电流的正方向。
IBIS仿真模型原理与建模方法
3. 串扰
串扰是由于两条信号线之间的耦合，在信号之间的互感和互容 引起线上的噪声。耦合电阻频率、干扰信号的幅度和耦合线的特征 阻抗、开关切换序列以及逻辑门等都影响着串扰。从这个意义上来 说，IBIS中不能包含串扰信息。
但是IBIS模型设置了脉冲波形的起始条件：幅值和频率。同样 ，IBIS模型可以通过V-I曲线得到输入和输出的阻抗，并可根据阻抗 匹配问题建立反射和钳位的仿真。仿真器利用IBIS模型可进行串扰 的分析。
图10.4 串扰仿真
IBIS仿真模型原理与建模方法
4. 地弹 地弹表示在电路中有大的电流涌动时会引起地平面
反弹噪声。如大量芯片的输出同时开启时，将有一个较 大的瞬态电流在芯片与板的电源平面流过，芯片封装与 电源平面的电感和电阻会引起电源噪声，这样会在真正 的地平面(0 V)上产生波动和变化，这个噪声会影响其他 元器件的动作。在IBIS文件中[Pin Mapping]关键词给出 了电源和地引脚寄生参数，用户可以根据这些信息结合 仿真软件进行地弹仿真。
20世纪60年代中期，IBM公司开发了ECAP程序。以此为起点，美国加 州伯克利大学分校于60年代末开发了CANCER电路分析程序，并在此基础 上，于1972年推出了Spice程序。1975年后，伯克利大学又相继推出了升级 版。
Spice源程序是开放的，能够迅速地进行扩展和改进，使得它的电路 分析功能不断扩充，算法不断完善，元器件和模型不断增加和更新，分析 精度和运行时间也得到有效的改善，因而成为工业和科研上电路模拟的标 准工具。
IBIS仿真模型原理与建模方法
5. 噪声裕度 有两种噪声裕度：相对 于Vih的高电平噪声裕 度和相对于Vil低电平 噪声裕度。噪声裕度是 信号完整性中最重要的 问题之一，用户可以用 IBIS模型结合仿真软件 两种噪声裕度进行分析 。
图10.5 噪声裕度
IBIS仿真模型原理与建模方法
IBIS在信号完整性中的应用
使用IBIS，还可以仿真其它很多问题，例如终端分析、 反射、不匹配等问题。这些问题可以在PCB制作之前进行 分析，因此加快了设计的周期和投放到市场的时间。
检测IBIS模型正确性的方法有：
— 根据波形基本特性检测IBIS模型 — 用“golden parser” 检测IBIS文件 — 用DATASHEET检验IBIS模型 — 用上升速率和下降速率 — 利用仿真器对模型进行验证
IBIS仿真模型原理与建模方法
IBIS模型与信号完整性分析
2. 开关延迟时间
在IBIS中缓冲器上升/
下降采用测量波形20%至
80%。缓冲器实际的上升/
下降时间与所连负载有关
。IBIS提供上升/下降测试
夹具数据，仿真者可以利
用它调整缓冲器延时来修
正负载情况。如果波形中
有严重的振铃情况，则降
低了上升/下降时间的可信
度。
图10.3 传输延时、首次开关延时、最终稳定延 时与Vil和Vih的关系
能，对复杂的电路与系统进行分析，是因为它拥有高精度的元器 件模型和庞大的器件库，其中包括：
(1)无源器件模型，如电阻、电容、电感、传输线 (2)半导体器件模型，如二极管、三极管、结型场效应管、MOS场效应管 (3)各种电源，包括线性和非线性的受控源 (4)A/D，D/A转换接口电路以及数字电路器件库。
PSpice是Spice家族的一员，其主要算法与Spice相同。它是美国 Microsim公司于1984年推出的。随着版本的升级，PSpice的功能不断完善， 具有高超的电路仿真能力。
Байду номын сангаас
Spice仿真模型原理与建模方法
Spice的功能和特点 Spice 程序能够代替面包板、示波器等整个电子实验室的功
高速电路信号完整性分析与设计
电子工业出版社教材 配套电子教案
第十章 信号完整性仿真分析模型
Spice仿真模型原理与建模方法
IBIS仿真模型原理与建模方法
Spice仿真模型原理与建模方法
Spice(Simulation Program with Integrated Circuti Emphasis)是一种通 用电路分析程序，能够分析和模拟一般条件下的各种电路特性。
Spice仿真模型原理与建模方法
Spice 模型的建模方法和不足
表10.1 两种建模方法的比较
物理法
黑箱法
1.不了解器件内部物理结构、性 1.不了解器件内部物理结构、性能时，
能便无法实行模型化
可依端口特性实行模型化
2.各个参数与物理结构性能有密 切关系
2.各个参数与端口参数有密切关系
3.参数值的计算方法和测量较为 3.参数值几乎可直接机械测得，精度受
(1) 提高了器件模型精度，增加了模型和器件的种类。 (2) 具有激励信号波形编辑功能，可以将需要的激励信号波形编辑
成以时间、频率等参数为变量的图形，以便进行电路分析。 (3) 可输出曲线后外理程序(.Probe)。 (4) 可进行数字模拟和数模混合模拟。 (5) 具有元件库扩展功能。 (6) 模块化和层次化设计。 (7) 良好的人机界面和控制方式。
下面以DS90LVD31ATM的IBIS模型为例，并结合Hyperlynx进行信号完整性 的分析。传输线和终端电阻的参数设置见图10.6。
图10.6 HFBR-5912的电路图
IBIS仿真模型原理与建模方法
通过改变传输线的长度和端接电阻可以来观察不同情况下的仿真结果。 收发器的输出通过特性阻抗为50 Ω的传输线、耦合电容和100 Ω的端接电 阻反馈到输入。为了检测反射和信号完整性的问题改变传输线的长度，输 出端接电阻为130 Ω。
烦琐
限
4.分析结果精度可能很高
4.分析结果可靠
IBIS仿真模型原理与建模方法
IBIS模型概述
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是 由一些EDA厂商、计算机制造商、半导体厂商和大学组成的IBIS规范 (Input/Output Buffer Information Specification，输入输出缓冲信息规范)。 它是为适应板级仿真和系统级仿真的需求，最早由Intel提出的一种行为级 的模型标准。
1. 时序仿真
一个IBIS三态的输出模型的时序参考负载电路由下列的这些参数决 定：Rref , Cref , Vref和Vmeas。Cref和Rref子参数作为测试负载，半导体厂商 使用Cref , Rref来测试指定传输线延迟或输出变换时间，Vmeas是测量传输 延时和输出开关延时的基准电压。
图10.2 IBIS时序负载的示意图
图10.7 短的传输线和 正确的端接仿真图
图10.8 当传输线的长 度从1 cm增到1 m时， 出现明显的振铃现象
图10.9 传输线达到10 m时的曲线
IBIS仿真模型原理与建模方法
从上面3个图的比较可以看出，如果把传输线的长度从1 cm增加到1 m，则输入TP1和TP2会出现反射和振铃，这表明信号随着传输线的长 度的变长而变坏。而当传输线增到10 m时，到达的信号已不能分辨出 原始信号的形状，同时反射也使驱动器的信号减弱。
IBIS模型具有的优点： ➢ IBIS模型是行为级的模型，能够在板级仿真中提供可以忍受的速度。
➢ IBIS模型是基于电流 电压和电压 时间的查找表的，该数据表格由Spice模 型仿真得到或从芯片外部进行测试得到。 ➢ 有专门的组织从事IBIS模型格式的标准化方面的工作，这样IBIS模型很容 易得到半导体供应商、仿真器供应商、用户等各个方面的共同认可。
下面将通过改变端接电阻的值来观察对输入信号的影响。
图10.10 增加端接电阻抗 引起基准电压的上升和边
沿斜率变缓
图10.11 降低端接电阻抗引 起基准电压的下降和边沿斜
率变快
IBIS仿真模型原理与建模方法
现在从图10.10和图10.11可以看出不同的端接电阻的影 响。从图10.10中可以看出PECL的基准电压的增加，这表 示当阻抗的值大于端接电阻130 Ω时(这里采用的电阻为260 Ω)，电压变大，同时边沿斜率变缓(边沿斜率变化较小)。 如果减小阻抗的值(65 Ω)，我们从仿真的图形中可以看到 PECL的基准电压下降了，同时边沿斜率有轻微的变快， 如图10.11所示。
噪声； (7) 输出变量的傅里叶分析(.FOUR)(与瞬态分析同时完成)； (8) 温度分析(.TEMP)； (9) 数字电路分析，包括电路的逻辑运算和延迟时间的计算； (10) A/D, D/A转换电路的分析。
Spice仿真模型原理与建模方法
PSpice 程序与Spice程序和其他微机运行的Spice引伸版 本相比，有以下特点：
➢ IBIS语法规则
(1) IBIS开头信息 (2) IBIS器件描述 (3) 模型描述 (4) 电路板的描述
IBIS仿真模型原理与建模方法
IBIS模型的建立
提取IBIS模型的途径有：
— 通过Internet获取或从专业厂商处购买现成的模型 — 从已有的Spice模型进行电路仿真而获得IBIS模型 — 通过实际测量来创建IBIS模型
Spice仿真模型原理与建模方法
Spice 程序可以进行多种电路分析，包括：
(1) 非线性直流分析(.DC)，计算电路的直流工作点； (2) 线性小信号分析(.AC)，分析电路的频率响应； (3) 瞬态分析(.TRAN)，确定电路的时域响应； (4) 小信号电路直流传输特性分析(.TF)； (5) 直流灵敏度分析(.SENSS)； (6) 噪声分析(.NOISE)，计算特定输出和输入节点的等效输出、输入
时序负载用于对电压达到测试电
压的时间的仿真。这个特定的时间为
当输出开始变换到它达到一个特定的 基准电压(Vmeas)时的时间。这个时间 是以“缓冲器的延迟时间”为参考的
。当指定了设备的传输延迟或输出变 换时间时，Rref, Cref, Vref参数对应于半 导体厂商使用的测试负载电路。
IBIS仿真模型原理与建模方法
IBIS仿真模型原理与建模方法
IBIS模型的结构
图10.1 IBIS的模型框图
IBIS仿真模型原理与建模方法
IBIS模型语法
➢ IBIS语法规则的定义必须符合如下要求
(1) 除了保留词和关键词外，IBIS文件是区分大小写的， 文件 名必须小写，小于8位，且符合DOS文件命名规则。 (2) 保留词：POWER, GND, NC, NA。 (3) IBIS文件每行不能超过80个字符。 (4) 关键词要写入[ ]中，而且必须从每行的第一列开始。 (5) 规定电流流进元器件的方向为电流的正方向。
IBIS仿真模型原理与建模方法
3. 串扰
串扰是由于两条信号线之间的耦合，在信号之间的互感和互容 引起线上的噪声。耦合电阻频率、干扰信号的幅度和耦合线的特征 阻抗、开关切换序列以及逻辑门等都影响着串扰。从这个意义上来 说，IBIS中不能包含串扰信息。
但是IBIS模型设置了脉冲波形的起始条件：幅值和频率。同样 ，IBIS模型可以通过V-I曲线得到输入和输出的阻抗，并可根据阻抗 匹配问题建立反射和钳位的仿真。仿真器利用IBIS模型可进行串扰 的分析。
图10.4 串扰仿真
IBIS仿真模型原理与建模方法
4. 地弹 地弹表示在电路中有大的电流涌动时会引起地平面
反弹噪声。如大量芯片的输出同时开启时，将有一个较 大的瞬态电流在芯片与板的电源平面流过，芯片封装与 电源平面的电感和电阻会引起电源噪声，这样会在真正 的地平面(0 V)上产生波动和变化，这个噪声会影响其他 元器件的动作。在IBIS文件中[Pin Mapping]关键词给出 了电源和地引脚寄生参数，用户可以根据这些信息结合 仿真软件进行地弹仿真。
20世纪60年代中期，IBM公司开发了ECAP程序。以此为起点，美国加 州伯克利大学分校于60年代末开发了CANCER电路分析程序，并在此基础 上，于1972年推出了Spice程序。1975年后，伯克利大学又相继推出了升级 版。
Spice源程序是开放的，能够迅速地进行扩展和改进，使得它的电路 分析功能不断扩充，算法不断完善，元器件和模型不断增加和更新，分析 精度和运行时间也得到有效的改善，因而成为工业和科研上电路模拟的标 准工具。
IBIS仿真模型原理与建模方法
5. 噪声裕度 有两种噪声裕度：相对 于Vih的高电平噪声裕 度和相对于Vil低电平 噪声裕度。噪声裕度是 信号完整性中最重要的 问题之一，用户可以用 IBIS模型结合仿真软件 两种噪声裕度进行分析 。
图10.5 噪声裕度
IBIS仿真模型原理与建模方法
IBIS在信号完整性中的应用
使用IBIS，还可以仿真其它很多问题，例如终端分析、 反射、不匹配等问题。这些问题可以在PCB制作之前进行 分析，因此加快了设计的周期和投放到市场的时间。