《超大规模集成电路设计导论》第3章器件设计技术PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(E)NMOS与(D)NMOS组成的单元
CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：CMOS/Silicon on Sapphire
（兰宝石上CMOS，提高抗辐射能力）
VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Latch-Up效应）
tox
tox 为栅氧厚度
o 为真空介电常数
ox 为二氧化硅的介电常数
W 为栅的宽度
2020/9/23
L 为栅的长度
16
IdsQ cooxVg Vs2tnV2d W sLoox
L tox
nW LVg VstnV2d Vsd
tox Vds
n
令：Cox= o ox/tox 单位面积栅电容
K= Cox n βn=K(W/L)
反向
2020/9/23
11
三、MOS管的工作原理
S
D
G
n P -S i 衬 底
n
E ds Id s
2020/9/23
12
Vgs<Vtn, 晶体管截止 VgsVtn，晶体管开启，设Vgs保持不变。
（1）当Vds=0时，S、D之间没有电流Ids=0。 （2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关
6
2、表面电荷减少
图 2 表面电荷减少
2020/9/23
7
3、形成耗尽层
耗尽层（高阻区）
图 3 形成耗尽层
2020/9/23
8
4、形成反型层
反 型 层
图 4 形成反型层
2020/9/23
9
二、PN结的单向导电性
P
N
E自 E外
自建电场和空间电荷
2020/9/23
10
PN结的单向导电性
I
正向
V O
2020/9/23
2
ASIC
Silicon
GaAs
Bipolar
ECL/CM L TTL
MOS
I2L NM OS
PMOS
Bipolar
MNOS
……
FET Logic
CMOS
CM OS/SOS
HSMOS
M etal Gate CMOS
VMOS
2020/9/23
3
1、在双极型工艺下 ECL/CML：
工艺因子 导电因子
则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds
——线性区的电压-电流方程
当工艺一定时，K一定，βn与（W/L）有关。电 子的平均传输时间∝L²。
2020/9/23
17
（2）饱和区：Vgs-Vtn<Vds
L
S
D
Vgs-Vtn △L Vds-(Vgs-Vtn)
Vds
Vgs-Vtn不变，Vds增加的电压主要降在△L上，由 于△LL，电子移动速度主要由反型区的漂移运 动决定。所以，将以Vgs-Vtn取代线性区电流公式 中的Vds得到饱和区的电流——电压表达式：
系。
（3）当Vds>Vgs-Vtn时，由于沟道电阻Rc正比于沟道长度L， 而Leff=L-L变化不大，Rc基本不变，沟道上的电压降 （Vgs-Vtn）基本保持不变。所以，Ids=(Vgs-Vtn)/Rc不变， 即电流Ids基本保持不变，出现饱和现象。
（4）当Vds增大到一定极限时，由于电压过高，晶体管被雪 崩击穿，电流急剧增加。
-V d s
-V g s
S
G
P
N -S i 衬 底
Isd = -Id s
Id s
D
P
2020/9/23
V dd
21
MOS管版图
D
2020/9/23
S
G
22
第四节 反相器直流特性
NMOS管：Vtn>0 增强型 Vtn<0 耗尽型 PMOS管：Vtp<0 增强型 Vtp>0 耗尽型 按负载元件：电阻负载、增强负载、耗尽负载和互补负载。
按负载元件和驱动元件之间的关系：有比反相器和无比反 相器。
V dd
负 载 元 件
V0
驱
动
Vi
元
件
V ss
2020/9/23
5
第二节 MOS晶体管的工作原理
MOSFET（Metal Oxide Semi-conductor Field Effect Transistor），是构成VLSI的基本元件。 简单介绍MOS晶体管的工作原理。
一、半导体的表面场效应
1、P型半导体
图 1 P 型半导体Baidu Nhomakorabea
2020/9/23
2
VgsVtn
Ids n
2
2020/9/23
18
（3）截止区：Vgs-Vtn≤0 Ids=0 （4）击穿区：电流突然增大，晶体管不能正常工作。
2020/9/23
19
转移特性曲线
Ids
0 Vt
V gs
转移特性曲线
2020/9/23
20
二、PMOS管I~V特性 电流-电压表达式：
线性区：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2) 饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)²
Eds=Vds/L 沟道水平方向场强
代入： v=（n*Vds）/L
代入：
L2
n Vds
有了，关键是求Qc，需要分区讨论：
2020/9/23
15
（1）线性区：Vgs-Vtn>Vds
设：Vds沿沟道区线性分布 则：沟道平均电压等于Vds/2
由电磁场理论可知：Qc= oox EgWL
其中： Eg(VgV s t)n Vd/2s
Emitter Coupled Logic/Current Mode Logic
射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic
晶体管-晶体管逻辑
I 2L ：Integrated Injection Logic
集成注入逻辑
2020/9/23
4
2、在MOS 工艺下 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor
第三章 器件设计技术
2020/9/23
1
第一节 引言
集成电路按其制造材料分为两大类： 一 类 是 Si（ 硅 ） ， 另 一 类 是 GaAs（ 砷 化 镓）。目前用于ASIC设计的主体是硅材 料。但是，在一些高速和超高速ASIC设 计中采用了GaAs材料。用GaAs材料制成 的集成电路，可以大大提高电路速度。目 前Si工艺比较成熟。
2020/9/23
13
第三节 MOS管的电流电压
一、NMOS管的I~V特性
推导NMOS管的电流——电压关系式： 设：Vgs>Vtn，且Vgs保持不变， 则：沟道中产生感应电荷，根据电流的定义有：
Ids
栅下感应总电子电荷Q数c
电子平均传输时间
其中：
沟道长度L 电子运动速度v
2020/9/23
14
v=n*Eds n为电子迁移率（cm²/v*sec）
CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：CMOS/Silicon on Sapphire
（兰宝石上CMOS，提高抗辐射能力）
VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Latch-Up效应）
tox
tox 为栅氧厚度
o 为真空介电常数
ox 为二氧化硅的介电常数
W 为栅的宽度
2020/9/23
L 为栅的长度
16
IdsQ cooxVg Vs2tnV2d W sLoox
L tox
nW LVg VstnV2d Vsd
tox Vds
n
令：Cox= o ox/tox 单位面积栅电容
K= Cox n βn=K(W/L)
反向
2020/9/23
11
三、MOS管的工作原理
S
D
G
n P -S i 衬 底
n
E ds Id s
2020/9/23
12
Vgs<Vtn, 晶体管截止 VgsVtn，晶体管开启，设Vgs保持不变。
（1）当Vds=0时，S、D之间没有电流Ids=0。 （2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关
6
2、表面电荷减少
图 2 表面电荷减少
2020/9/23
7
3、形成耗尽层
耗尽层（高阻区）
图 3 形成耗尽层
2020/9/23
8
4、形成反型层
反 型 层
图 4 形成反型层
2020/9/23
9
二、PN结的单向导电性
P
N
E自 E外
自建电场和空间电荷
2020/9/23
10
PN结的单向导电性
I
正向
V O
2020/9/23
2
ASIC
Silicon
GaAs
Bipolar
ECL/CM L TTL
MOS
I2L NM OS
PMOS
Bipolar
MNOS
……
FET Logic
CMOS
CM OS/SOS
HSMOS
M etal Gate CMOS
VMOS
2020/9/23
3
1、在双极型工艺下 ECL/CML：
工艺因子 导电因子
则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds
——线性区的电压-电流方程
当工艺一定时，K一定，βn与（W/L）有关。电 子的平均传输时间∝L²。
2020/9/23
17
（2）饱和区：Vgs-Vtn<Vds
L
S
D
Vgs-Vtn △L Vds-(Vgs-Vtn)
Vds
Vgs-Vtn不变，Vds增加的电压主要降在△L上，由 于△LL，电子移动速度主要由反型区的漂移运 动决定。所以，将以Vgs-Vtn取代线性区电流公式 中的Vds得到饱和区的电流——电压表达式：
系。
（3）当Vds>Vgs-Vtn时，由于沟道电阻Rc正比于沟道长度L， 而Leff=L-L变化不大，Rc基本不变，沟道上的电压降 （Vgs-Vtn）基本保持不变。所以，Ids=(Vgs-Vtn)/Rc不变， 即电流Ids基本保持不变，出现饱和现象。
（4）当Vds增大到一定极限时，由于电压过高，晶体管被雪 崩击穿，电流急剧增加。
-V d s
-V g s
S
G
P
N -S i 衬 底
Isd = -Id s
Id s
D
P
2020/9/23
V dd
21
MOS管版图
D
2020/9/23
S
G
22
第四节 反相器直流特性
NMOS管：Vtn>0 增强型 Vtn<0 耗尽型 PMOS管：Vtp<0 增强型 Vtp>0 耗尽型 按负载元件：电阻负载、增强负载、耗尽负载和互补负载。
按负载元件和驱动元件之间的关系：有比反相器和无比反 相器。
V dd
负 载 元 件
V0
驱
动
Vi
元
件
V ss
2020/9/23
5
第二节 MOS晶体管的工作原理
MOSFET（Metal Oxide Semi-conductor Field Effect Transistor），是构成VLSI的基本元件。 简单介绍MOS晶体管的工作原理。
一、半导体的表面场效应
1、P型半导体
图 1 P 型半导体Baidu Nhomakorabea
2020/9/23
2
VgsVtn
Ids n
2
2020/9/23
18
（3）截止区：Vgs-Vtn≤0 Ids=0 （4）击穿区：电流突然增大，晶体管不能正常工作。
2020/9/23
19
转移特性曲线
Ids
0 Vt
V gs
转移特性曲线
2020/9/23
20
二、PMOS管I~V特性 电流-电压表达式：
线性区：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2) 饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)²
Eds=Vds/L 沟道水平方向场强
代入： v=（n*Vds）/L
代入：
L2
n Vds
有了，关键是求Qc，需要分区讨论：
2020/9/23
15
（1）线性区：Vgs-Vtn>Vds
设：Vds沿沟道区线性分布 则：沟道平均电压等于Vds/2
由电磁场理论可知：Qc= oox EgWL
其中： Eg(VgV s t)n Vd/2s
Emitter Coupled Logic/Current Mode Logic
射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic
晶体管-晶体管逻辑
I 2L ：Integrated Injection Logic
集成注入逻辑
2020/9/23
4
2、在MOS 工艺下 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor
第三章 器件设计技术
2020/9/23
1
第一节 引言
集成电路按其制造材料分为两大类： 一 类 是 Si（ 硅 ） ， 另 一 类 是 GaAs（ 砷 化 镓）。目前用于ASIC设计的主体是硅材 料。但是，在一些高速和超高速ASIC设 计中采用了GaAs材料。用GaAs材料制成 的集成电路，可以大大提高电路速度。目 前Si工艺比较成熟。
2020/9/23
13
第三节 MOS管的电流电压
一、NMOS管的I~V特性
推导NMOS管的电流——电压关系式： 设：Vgs>Vtn，且Vgs保持不变， 则：沟道中产生感应电荷，根据电流的定义有：
Ids
栅下感应总电子电荷Q数c
电子平均传输时间
其中：
沟道长度L 电子运动速度v
2020/9/23
14
v=n*Eds n为电子迁移率（cm²/v*sec）