数字钟应用课程设计说明书

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字钟应用课程设计
说明书
1、数字钟原理设计
1.1芯片介绍
本科设设计的数字钟主要应用到74ls90芯片的计数功能,通过辅助电路完成六十进制和十二进制计数,从而实现数字钟的功能。

74ls90是包含一个二分频和五分频的计数器,其逻辑功能键表1。

表1 74ls90逻辑功能
输入输出
R0(1) R0(2) R9(1) R9(2) CP Q3 Q2 Q1 Q0
1 1 0 X X
1 1 X 0 X
X X 1 1 X
X 0 X 0 ↓ 0 X 0 X ↓ 0 X X 0 ↓ X 0 0 X ↓0 0 0 0
0 0 0 0
1 0 0 1
计数
计数
计数
计数
用74ls90还能实现十进制计数,把Q0接到五进制CP端即可,如图1。

从CP0端输入脉冲信号输出即为8421码十进制计数。

图1 用74ls90实现十进制计数
1.2单元电路原理
1.2.1脉冲信号的产生
这里用到的是用555定时器设计的多谐振荡器,多谐振荡器的优点是在接通
电源之后就可以产生一定频率和一定幅值矩形波的自激振荡器,而不需要再外加输入信号。

而用555定时器设计的多谐振荡器也有很多优点,由于555定时器内部的比较器灵敏度较高,而且采用差分电路形式,这样就使多谐振荡器产生的振荡频率受电源电压和环境温度变化的影响很小。

接通电源后,电容C2被充电,当V C上升到2/3V CC时,使输出电压为低电平,同事放电三极管T导通,此时电容C2通过R B和T放电,V C下降。

当V C下降到2/3V CC 时,V0翻转为高电平。

当放电结束后,T管截止,V CC将通过R A 和R B 向电容器C2充电,当V C上升到2/3V CC时,电路又翻转为低电平。

如此周而复始,于是,在电
路的输出端就得到一个周期性的矩形波。

图2 脉冲信号产生电路
脉冲周期T=(R1+R2)C㏑2,取R1=R2=721k,C1=1μf,C2=0.01μf。

带入数据计算得T=1s。

输出波形占空比=R1/(R1+R2)=1/2。

输出波形如图3。

图3 输出脉冲信号
1.2.2用辅助电路实现六十,十二进制计数器
用输出端控制R0(1)和R0(2)端可完成六十和十二进制。

六十进制计数器原理图如图4。

高位的CP信号来自低位的最高位,即低位完成一次十进制计数产生一个脉冲信号,使得高位开始计数。

高位Q1Q2位与与门相连,输出接到清零端上,从而当高位输出Q3Q2Q1Q0为0110,即十进制数6时高位清零。

达到六十进制计数的目的。

图4 六十进制计数器
同理可得出十二进制计数的连线方式,如图5所示。

图5 十二进制计数器
1.2.3显示电路
显示电路由七段译码器74ls48和七段LED数码管组成,将74ls90的输出端接译码器的输入端,再将译码器的输出端接到数码管的输入端上即可。

如图6所示。

图6 显示电路
2、Protel原理图绘制
2.1准备画图
1.启动Protel 99E
(1)从Windows操作系统的开始菜单或桌面快捷图标进入Protel 99E环境。

(2)使用菜单File/New建立新工程文件。

在DatabaseFileName栏中可对填入protel课设.ddb
(3)使用菜单File/New,在弹出的窗口里选择SchematicDocument选项,开始设计原理图。

(4)一个名为Sheet1.SchDoc的原理图图纸出现在设计窗口中,并且原理图文
件夹也自动地添加(连接)到项目。

这个原理图图纸现在列表在Projects标签中的紧挨着项目名下的Schematic Sheets文件夹下。

同样方法重命名为protel课设.。

(5)设置画图环境
使用菜单Design/Document Option,在如图7所示的窗口中设置图纸尺寸、栅格等内容。

图7 Document Option对话框
原理图参数设置:
1、从菜单选择Tools ?Preferences打开原理图参数对话框。

这个对话框允许
你设置全部参数,这些将应用到你将继续工作的所有原理图图纸。

Preferences 对话框如图8所示。

2、点击Default Primitives标签以使其为当前,勾选Permanent。

点击OK按
钮关闭对话框。

3、在你开始绘制原理图之前,保存这个原理图图纸,因此选择File ? Save。

图 8 Preferances对话框
2.2定位元件和加载元件库
1、点击Libraries标签显示库工作区面板。

2、在库面板中按下Search按钮,或选择Tools? Find Component。

这将打开查找库对话框。

Find Component如图9所示。

3、确认Scope被设置为Libraries on Path,并且Path区含有指向你的库的正确路径。

如果你接受安装过程中的默认目录,路径中会显示C:\Program。

确认Include Subdirectories未被选择(未被勾选)。

4、如本数字钟中的寻找74ls90芯片只需在Search Criteria单元的Name文本
框内键入74ls90即可。

图9 元件查找对话框
5、点击Search按钮开始查找。

当查找进行时Results标签将显示。

如果你输入的规则正确,一个库将被找到并显示在查找库对话框。

6、点击Miscellaneous Devices.IntLib库以选择它。

7、点击Install Library按钮使这个库在你的原理图中可用。

8、关闭Search Libraries对话框。

添加的库将显示在库面板的顶总。

如果你点击上面列表中的库名,库中的元件会在下面列表。

面板中的元件过滤器可以用来在一个库内快速定位一个元件。

同样方法找出所需元件。

2.3原理图放置元件
1、电容、电阻等常用元件也在Miscellaneous Devices.IntLib库里,该应该已经在Libraries面板中被选择。

2、在Libraries面板的元件过滤器栏键入cap或res。

3、在元件列表中点击元件选择它,然后点击Place按钮。

现在在你的光标上悬
浮着一个电容符号。

4、按TAB键编辑电容的属性。

在Component Properties对话框的Properties 单元,设置Designator,检查PCB封装模型。

5、规则栏的设置将显示在原理图中。

点击规则列表中的Add显示Parameter Properties对话框。

输入名称Value以及值20n。

确认String作为规则类型被选择,并且value的Visible框被勾选。

点击OK。

6、在对话框的Properties单元,点击Comment栏并从下拉列表中选择=Value,将Visible关闭。

点击OK按钮返回放置模式。

右击或按ESC退出放置模式。

7、在放置元件时要做到美观整洁,尽量使元件朝一个方向放置,并把连接关系
紧密的元件放在靠近的地方。

2.4连接电路
连线起着在你的电路中的各种元件之间建立连接的作用。

1、从菜单选择Place ?Wire或从Wiring Tools工具栏点击Wire工具进入连线模式。

光标将变为十字形状。

当将光标移至元件接口或导线上时,光标中将出现一黑点,单击右键后导线就练到接口或导线上了。

2、将光标放在元件一端。

当你放对位置时,一个红色的连接标记会出现在光标
处。

这表示光标在元件的一个电气连接点上。

3、左击或按ENTER固定第一个导线点。

移动光标你会看见一根导线从光标处延
伸到固定点。

4、将光标称到Q1的基极上,你会看见光标变为一个红色连接标记。

左击或按ENTER连接到Q1的基极。

5、完成这部分导线的放置。

注意光标仍然为十字形状,表示你准备放置其它导
线。

要完全退出放置模式恢复箭头光标,你应该再一次右击或按ESC。

电路总原理图见附录 1
2.5 电路ERC电气规则检查
画好电路图后需对电路进行电气规则检查,点击Tools/ERC菜单,软件即生成ERC文件,文件中对电路存在的电气问题进行描述,并且会在电路图中用红圈标出部分电气问题的具体位置。

电气规则主要指元件引脚是否连接到电路中等。

只有解决了所有ERC文件中标出的问题,才可开始创建PCB文件和电路的仿真。

2.6生成网络表
选择菜单Design/Creat Nestlist命令,如图11所示。

随后在project
栏会多出一项Generated Protel Netlist,展开后有一个“*.NET”,这就是生成的网络表。

网络表中主要内容分为两部分,一部分是各元件的属性参数,以方括号作为开头和结尾;一部分是各元件引脚的电气连接信息,以圆括号作为开头和结尾。

网络表是原理图与印制电路板之间的一座桥梁,是印制电路板自动布线的依据。

网络表提供了电路的元件清单以及元件之间的互联关系。

2.7生成材料清单
在原理图界面下执行菜单命令Reports\Bill of Material现新的对话框选择[sheet]点击下一步,其他默认直到倒数第二步将Protel Format、CSV Format、Client Spreadsheet全部选中点击下一步和Finish就生成了材料清单。

材料清
单包括电路图中所有元件的名称,类型和封装号和元件的备注,材料清单见附录2。

3、PCB板制作
3.1创键PCB文件
同创建sch电路图文件一样,双击进入document,执行菜单命令/NEW,双击即可创建PCB文件。

在生成PCB文件之前应保证原理图没有错误,文件生成后将所需要的库文件导入到PCB,否则即使原理图无错误系统也会报错。

3.2将电路导入PCB文件
1、选择菜单Design/Update PCB命令,将弹出一个UpdateDesign菜单,此菜单可对PCB生成选项进行修改,如图10所示,点击PreviewChange按钮,可以检查原理图中存在的封装等问题和可能存在的隐患。

如果没有问题点击Exeuct按钮,软件将自动根据电路原理图创建PCB文件,即将原理图中的所有原件和连接关系对应到PCB中,如图10所示。

图10 PCB创建选项菜单
2、在PCB状态下执行菜单命令【Design】/【Netlist……】,在出现的对话框中点击标签然后选择之前创建好的后缀名为.net的网络表。

若元
件封装、原理图均无错误后即可在PCB版上生成元器件。

在网络表文件载入时,常常会出现两种错误:Footprint Not Available(封装元件遗漏)、Node Not Found(引脚遗漏)。

在加载的时候,应该注意改正错误,得到正确的网络表。

图11自动生成的PCB图
3.3元件的布局
元件的重新布局是为了在布线时元件之间的导线连接简洁,减少导线的交
叉,并充分利用PCB板的空间。

做到紧凑而不拥挤,美观,而又容易观察元器件
之间的连接关系。

在移动元件时还应注意所有的元件名称最好朝一个方向,这样生产出来的电路板方便阅读。

移动元件时容易造成图像部分区域无法生成,这时按END键可以刷新图像。

移动元器件时最好参考原理图,了解各元件之间的连接,将连线较多的元件放在更近的地方。

布局好元件后开始描绘电气边界,边界决定了印刷电路板的尺寸,只能在KeepOutLayer①层描绘边框,在其他层画边框会
使造成无法布线。

基本工作层面说明:
信号层(Signal Layers):用来放置元件、导线等与电气信号有关的电气元素。

对于制作双面板而言,要选中顶层铜膜布线面(Top Layers)和底层铜膜布线面(Bottom Layers)。

丝印层(Silkscreen):用于绘制元件的外形轮廓,元件序号和标注字符等。

一般选中顶层(Top overlay)即可。

防护层(Mask):自动生成,不选。

禁止布线层(Keep Out Layer):用于规定放置元件和布线的区域。

多层面(Multi layer):用于快速把对象(例如,焊盘和过孔)加入到所有
的信号层,选中即可。

其它的选项使用默认设置即可。

调整好后的PCB图如图12。

图12 元件重新布局后的PCB图
3.4元件自动布线
执行Auto Route/All后开始自动布线。

布线后见图16。

Protel也可以手动对PCB图进行手动布线,但由于水平有限而且电路较为复杂采用自动布线。

在使用Protel进行电路设计的高级阶段,PCB图的布局和布线都是手动完成的。

自动布线后PCB效果图如图13所示。

图13自动布线效果图
4、Protel电路仿真
4.1绘制原理图
仿真元件必须在sim.ddb库中寻找,仿真时应该重新画原理图,仿真原理图
的画法与电路原理图画法类似。

仿真过程中同样要进行ERC电气规则检查后才能开始。

若有错误需改正后再开始后面的步骤。

仿真元件必须在sim.ddb库中寻找,仿真时应该重新画原理图,仿真原理图的画法与电路原理图画法类似,这里不再赘述。

由于本电路较为复杂,且数字电路无相对重要的输出端,本课设仅进行部分仿真。

旨在验证555多谐振荡器的波形是否正确,并且验证六十进制计数器、
十二进制计数器是否到达预期的计数目的。

555多谐振荡器仿真电路如图14所示,六十进制计数器如图15所示,十二进制计数器如图16所示。

图14 555多谐振荡器仿真电路图15 六十进制计数器仿真电路
图16 十二进制计数器仿真电路
由于后面观察到多谐振荡电路仿真波形有失真,所以计数器仿真电路用
Protel提供的方波发生器代替,其脉冲周期均为1s。

后面所有仿真的都是原理图中标号输出的波形。

4.2放置网络标号
利用Place/NetLabel或相应工具条(结合Tab键),放在需要指明节点的附近,指示信号的测试点或信号输入输出点。

放置网络标号可以让想了解点的波
形很容易找的,因为仿真产生波形会把所有网络标号点波形显示出来,方便查看。

4.3 设置仿真参数
执行菜单命令Simulation/Setup...,弹出如图17的对话框。

图17 仿真分析对话框
在此对话框General标签中的Select Analyses to Run栏下,选择仿真分析的方法。

本电路只选择Transient/Fourier Analysis(瞬态分析/傅里叶分析)。

在Transient/Fourier Analysis标签下可以设置瞬态分析的参数。

由于
默认参数较小,而本电路时间间隔都是秒级的,所以需重新设置。

设置的内容有StopTime和StepTime,分别设为1000s和10us,这样可以确保观察到计数器是
否正常计数。

4.4 运行仿真电路
仿真器在仿真时需要用到SPICE网络表。

执行菜单命令Simulate/Create SPICE Netlist生成SPICE网络表文件*.nsx。

设置好电路原理图和仿真分析的参数后,执行菜单命令Simulated/Run就可以运行电路仿真了。

仿真结果文档*.sdf将存储在本电路的设计数据库文件中,并在一个新的窗口(仿真波形分析
器窗口)中显示。

555电路仿真波形,六十进制计数器仿真波形,十二进制计数器仿真波形分别如图。

图18 555多谢振荡器电路仿真波形
从图中可以看出电路存在失真的现象,波形的的上跳和下跳的并不是瞬时的,这与555定时器的参数有关。

图19 六十进制计数器电路仿真波形
从图中可以清晰的看到计数器的输出周期是60s,实验证了该电路的功能。

当图15中U1的输出QA QB QC QD 的输出为0110时,输出=QA·QB为高电平,但由于输出端又与清零端相连,且清零端高电平有效,高电平马上被清零,从而造成波形图中输出脉冲时间非常短的现象。

图20 十二进制计数器电路仿真波形
在此图中同样可以看到输出波形的周期为12s,验证了改电路的功能。

其波形产生原理与六十进制计数器相同。

对上面的波形分析可得当用六十进制计数器的输出作为另外一个六十进制
计数器的CP端输入时,可实现小时计数。

再将后一计数器输出端作为十二进制
计数器的CP输入端,就可以实现十二小时计数了。

这就是本数字钟所应用的原
理所在。

5、心得体会
这次Protel课设历时两个多星期,在完成课设的过程中我学到了很多东西。

本次课程设计与以往不同,更强调对EDA的实用,使我对电子设计自动化有了初步的认识。

EDA是电子设计自动化(Electronic Design Automation)的缩写,EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述
语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、
综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻
辑映射和编程下载等工作。

EDA技术的出现,极大地提高了电路设计的效率
和可操作性,减轻了设计者的劳动强度。

利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以
将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。

Protel就是EDA技术的一个典型例子,使用它可以制作印刷电路板和对电路进行仿真。

在课程设计的过程中我遇到了许多挫折,如软件使用中的很多问题,但我认为挫折是一份财富,经历是一份拥有。

这次课程设计必将成为我人生旅途上一个非常美好的回忆。

在制作课设的这两个星期的日子里,可以说得是苦多于甜,但是可以学到很多很多的的东西,通过这次课程设计使我懂得了理论与实际相结合是很重要的,
只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正为社会服务,从而提高自己的实际动手能力和独立思考的
能力。

在设计的过程中遇到问题,可以说得是困难重重,难免会遇到过各种各样的问题,同时在设计的过程中发现了自己的不足之处,如对protel软件的应用还不够熟悉,以及其中很多功能应用还未有深刻理解,要通过不断的实用和查找资料来完善自己此方面的能力。

此设计由于我们的学业不精和时间等客观问题,未能使设计达到完善,还有很多缺点和错误,如多谐振荡器仿真失真等。

希望老师能提出改进意见,谢谢老师对我们的辛勤栽培。

6、参考文献
1.张瑾、张伟、张立宝编著,Protel99SE入门与提高,人民邮电出版社,2007
2.谭孝辉编著,Protel电路设计与仿真,电子科技大学出版社,2009
3.康华光主编,电子技术基础(数电部分),高等教育出版社,2006
4.伍时和主编,数字电子基础,清华大学出版社,2009
5.阎石主编,数字电子基础,高等教育出版社,2006
附录
1.电路总原理图
2.元件清单
Part Type Designat
Footprint Description
or
74LS08 U15 DIP14
74LS08 U16 DIP14
74LS08 U14 DIP14
74LS48 U1 DIP16
74LS48 U2 DIP16
74LS48 U6 DIP16
74LS48 U4 DIP16
74LS48 U3 DIP16
74LS48 U5 DIP16
74LS90 U12 DIP14
74LS90 U11 DIP14
74LS90 U8 DIP14
74LS90 U7 DIP14
74LS90 U10 DIP14
74LS90 U9 DIP14
AMBERCA DS6 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
AMBERCA DS5 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
AMBERCA DS4 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
AMBERCA DS1 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
AMBERCA DS2 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
CAP C1 RAD0.2 Capacitor
CAP C2 RAD0.2 Capacitor
CON2 J1 SIP2 Connector
DIODE D1 DIODE0.4 Diode
DIODE D2 DIODE0.4 Diode
LM555 U13 DIP8
REDCA DS3 SIP9 Common Anode Seven-Segment Display, Right Hand
Decimal
RES2 R1 AXIAL0.4
本科生课程设计成绩评定表
姓名性别
专业、班级通信工程 0801
课程设计题目:
课程设计答辩或质疑记录:
成绩评定依据:
最终评定成绩(以优、良、中、及格、不及格评定)
指导教师签字:年月日。

相关文档
最新文档