3组合逻辑电路习题解答79304

自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为
2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为
010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲
12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10
B ．00→10
C ．10→11
D ．11→01
13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．010
14．数据分配器和 有着相同的基本电路结构形式。

A ．加法器
B ．编码器
C ．数据选择器
D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。

A ．2 B ．4 C ．8 D ．16
16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。

精选文档
A ．
B A F = B ．0101B B A A F ++=
D ．0011B A B A F ++=
17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。

A ．010 B ．001 C ．100 D ．011
18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。

A ． 8 B ．9 C ．10 D ．11
19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。

A ．2
B ．3
C ．4
D ．5
20．在图T3.20中，能实现函数C B B A F +=的电路为 。

A B F
C
B A
C F
（a ）
（b ） （c ）
图T3.20
A ．电路 （a ）
B ．电路（b ）
C ．电路（c ）
D ．都不是
习 题
1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

A B C
S
图P3.1
精选文档
解： CO =AB +BC +AC
AC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（
AC BC AB C B A ABC ）（+++=
AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=
真值表
电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。

2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。

A
B C
图P3.2
解：（1）逻辑表达式
ABC P =1，ABC B BP P ==12，ABC A AP P ==13，ABC C CP P ==14 432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=
)(C B A ABC ++= ))((C B A C B A ++++=
C AB C B A C B A BC A C B A C B A +++++=
精选文档
（2）真值表
（3）功能
从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。

故这种电路称为“不一致”电路。

6．试设计一个全减器组合逻辑电路。

全减器是可以计算三个数X 、Y 、BI 的差，即D =X -Y -CI 。

当X ＜Y +BI 时，借位输出BO 置位。

解：设被减数为X ，减数为Y ，从低位来的借位为
BI ，则1位全减器的真值表如图 (a)所示，其中D 为全减差，BO 为向高位发出的借位输出。

（1）真值表
01011
1
01
00011110X
Y BI
D 01110
1
01
00011110X
Y BI
BO
由卡诺图得
I B Y X D ⊕⊕=
Y X B X YB B I I O ++=
电路图
精选文档
Y X
D
BO
BI
7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

G 3G 2G 1G 0简后，得
33B G =，232B B G ⊕=，121B B G ⊕=，010B B G ⊕=
0000111100001
1
1
1
00
0110
1100011011B 3B 2
B 1B 0
G 20011110011000
1
1
00
0110
1100011011B 3B 2
B 1B 0
G 10101010101010
1
1
00
0110
1100011011B 3B 2
B 1B 0G 0
（3）由逻辑表达式得电路实现，如图所示。

精选文档
B 3B 2
B 0
B 0
G 3
G 2
G 0
G 0
11．试用卡诺图法判断逻辑函数式
Y （A ，B ，C ，D ）=∑m （0，1，4，5，12，13，14，15）
是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。

解：卡诺图如图（a ）所示。

最简逻辑函数式为：
AB C A Y +=
此函数存在逻辑险象。

只要如图所示增加冗余项C B 即可，逻辑式变为：
C B AB C A C B AB C A Y ⋅⋅=++=
用与非门构成的相应电路如图 (b)所示。

A
L 2
C
100011110AB CD
00011110100110011110
Y B
（a ） （b ）
12．已知∑∑+=
)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ，求Y 的无竞争冒险的最
简与-或式。

解：卡诺图如图所示：
精选文档
1×1000101
1
1
0001111000011110
AB
CD
Y
×11×0
C B A C
D A D B C A Y +++=
上式中C B A 为冗余项，以消除竞争冒险。

13．某一组合电路如图P3.13所示，输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合。

分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。

F
图P3.13
解：解法1：从逻辑图得到以下表达式：
AC D C B C B A F ++=
根据表达式得到卡诺图：
1100100010110
1
1
00
01111000011110
AB CD F
精选文档
但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。

可以通过相切点位置增加一个乘积项，得D AB D C A AC D C B C B A F ++++=
进一步分析，当ACD =000时， B B F +=，由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，不会产生竞争冒险。

因此，D C A 这一项不需要增加，只需要增加D AB 。

电路图为：
F
解法二：如果逻辑表达式在某种取值下，出现A A F +=、B B F +=、C C F +=、
D D F +=，就有可能出现竞争冒险。

根据逻辑表达式AC D C B C B A F ++=，A A F +=和D D F +=不会出现。

当A =C =D =0，出现B B F +=，但由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，因此也不会产生竞争冒险。

只有当A =B =1，D =0，出现C C F +=，存在竞争冒险问题，加冗余项D AB 可消除竞争冒险。

14．电路如图P3.14所示，图中①~⑤均为2线—4线译码器。

（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.12-1）；
（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.12-2）； （3）说明图P3.14的逻辑功能。

表P3.14-1 表P3.14-2
精选文档
13
Y 12Y 11Y 10Y 23
Y 22Y 21Y 20Y 33
Y 32Y 31Y 30Y 43
Y 42Y 41Y 40Y
图P3.14
解：
逻辑功能：由74LS139构成的4线—16线译码器
15．图P3.15所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。

试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。

精选文档
A 3A 4A 5A 6A 7
图P3.15
解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译
码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。

所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。

输入、输出真值表如表1所示。

表1 地址译码器的真值表
16．写出图P3.16所示电路的逻辑函数，并化简为最简与-或表达式。

10B A
C L
图P3.16
精选文档
解：由图（a ）写出逻辑函数并化简，得
C
C AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==64206420
17．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1时输出为1，否则为0。

（ABCD 为0000时视作偶数个1）。

解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=
ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=
D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=
D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=
D C AB C B A BC A C B A ⊕+++=）（
D C AB C B A BC A C B A ⊕⋅⋅⋅=）（
连接图
A
B C 10
0F
18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。

解：根据下表可得到连线图：
精选文档
B 1B 0B 2
G G G
19．根据图P3.19所示4
选1数据选择器，写出输出Z 的最简与-或表达式。

解：C
A C A
B
C AB B A BC A B A Z ++=+++=
20．由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E 的最简逻辑函数表达式。

解：D
C C A
D ABC D C B A CD B A CD B A
E +=+++=
图P3.19 图P3.20
21．由4选1数据选择器构成的组合逻辑电路如图P3.21所示，请画出在图P3.21所示输入信号作用下，L 的输出波形。

精选文档
A B C L
图P3.21
解：4选1数据选择器的逻辑表达式为：
301201101001D A A D A A D A A D A A Y +++=
将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得
ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=
根据表达式可画出波形图：
C
A B L
22．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。

图P3.22
解：（1）写出逻辑函数表达式：
精选文档
C AB C B A BC A C B A C B A L ++++=
（2）用卡诺图化简
1111
01
0010110101
L BC
A
B A
C L +=
23．用一个8选1数据选择器74LS151和非门实现：
))()()((F B C A D A C B BF C A C B A E Y +++++++++=
解：)(F B C A D A BC BF C A C B A E Y +++=
)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=
)(7643210m F m m D m m m F m E ++++++=
B A
C E
1
24．图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、N 、P 、Q 之间的逻辑函数式。

精选文档
P 0N
图P3.24
解；P MQ N Q M N P Q M N NMQ Z ）（）（+++=
MQP N QP M N P Q M N P NMQ +++= QP N P NQ +=
25．用二个4选1数据选择器实现函数L ，允许使用反相器。

BCE DEF B A E D C B A DE C B A E D C B A E L +++++=
解：BCE DEF B A E D C B A DE C B A E D C B A E L +++++=
BEC ADF D AC D C A D C A E B E B E B ++++++=）（
BEC
E B AD
F C D A C D A C D A E B E B ++++++=）（
电路图
26．一个组合逻辑电路有两个控制信号C 1和C 2，要求： （1）C 2C 1=00时，B A F ⊕= （2）C 2C 1=01时，AB F = （3）C 2C 1=10时，B A F +=
精选文档
（4）C 2C 1=11时，AB F =
试设计符合上述要求的逻辑电路（器件不限） 解：方法一：真值表→卡诺图化简→逻辑图 真值表
卡诺图化简
000011110C 2C 1
AB
00011110
101110100101
F
AB C C B A C C B A C B A C A C C F 12122212++++=
逻辑图
F
精选文档
方法二：利用数据选择器和少量门电路实现
27．试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数
D C B D C C A F ++=。

解：D C B D C D D C A D C B D C C A F +++=++=)(
0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A
令A 1=C ，A 0=D ，AB D =0，A D =
1，D 2=1，D 3=0 连线图：
B
A A
28．P （P 2P 1P 0）和Q （Q 2Q 1Q 0）为两个三位无符号二进制数，试用一个74LS138和一个74LS151和尽可能少的门电路设计如下组合电路：当P =Q 时输出F =1，否则F =0。

解：
精选文档
P P P
29．试用8选1数据选择器74LS151实现逻辑函数L =AB +AC 。

解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=
1
30．用8选1数据选择器74LS151设计一个组合电路。

该电路有3个输入A 、B 、C 和一个工作模式控制变量M ，当M =0时，电路实现“意见一致”功能（A ，B ，C 状态一致时输出为1，否则输出为0），而M =1时，电路实现“多数表决”功能，即输出与A ，B ，C 中多数的状态一致。

解：
C
MAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=
精选文档
电路图
M
31．已知8选1数据选择器74LS151芯片的选择输入端A 2的引脚折断，无法输入信号，但芯片内部功能完好。

试问如何利用它来实现函数F (A ,B ,C )＝∑m (1,2,4,7)。

要求写出实现过程，画出逻辑图。

解：对于LSTTL 集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1。

74LS151的高位地址端A 2折断后，输出不再响应D 0，D 1，D 2，D 3输入，8选1数据选择器只相当于一个4选1，此时地址输入为A 1A 0，数据输入为D 4，D 5，D 6，D 7，输出Y 等于
7
016015014017
012601250124012D A A D A A D A A D A A D A A A D A A A D A A A D A A A Y +++=+++=
与函数F 相比较
ABC
C B A C B A C B A m C B A F +++==∑)7,4,2,1(),,(
不难看出，只要令AB 为地址，则D 4＝C ，D 5＝C ，D 6＝C ，D 7＝C 。

逻辑图如图所示。

图A4.2.2-5 题4.2.2-11的电路实现
32．用三片四位数值比较器74LS85实现两个12位二进制数比较。

解：
精选文档
74LS85（片0）A 3A 1A 2A 0B 3B 1B 2B 0
I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B )Y (A ＜B )
100
w 2 v 2w 0w 1 v 1 v 074LS85（片1）A 3A 1A 2A 0B 3B 1B 2B 0
I （A ＞B ）I （A =B ）I （A ＜B ）
Y (A ＞B
)Y (A =B ）Y (A ＜B )
w 6W ＜V
W ＞V W =V v 6w 4w 5 v 5 v 4
w 7 v 7w 3 v 374LS85（片2）A 3A 1A 2A 0B 3B 1B 2B 0
I （A ＞B ）I （A =B ）I （A ＜B ）
Y (A ＞B )Y (A =B ）Y (A ＜B )
w 10 v 10w 8w 9 v 9 v 8
w 11 v 11
33．用一片4位数值比较器74HC85和适量的门电路实现两个5位数值的比较。

解：高4位加到比较器数值输入端，最低位产生级联输入。

00V W I =）（B ＞A ，00V
W I =）（B ＜A ，I （A=B ）=W 0⊙V 0
W ＜V
W ＞V W =V W V
34．用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路。

解：三个4位二进制数相加，其和应为6位。

基本电路如图所示。

两个加法器产生的进位通过一定的逻辑生成和的高两位。

214CO CO S ⊕=， 215CO CO S ⋅=
精选文档
C O1C O2
S 5S 4
C O1
∑
A 3A 1A 2A 0
B 3B 1B 2B 0S 3S 1S 2S 0CI 0
C O
X 0X 1X 2X 3Y 0Y 1Y 2Y 3
C O2
∑
A 3A 1A 2A 0
B 3B 1B 2B 0S 3S 1S 2S 0CI 0
C O
S 0S 1S 2S 3Z 0Z 1Z 2Z 3
35．A 、B 为4位无符号二进制数（B ≠0），用一个74LS283、非门和一个其它类型门电路实现：当A =（B -1）模16时，输出Y =1，否则为0。

解：∵ （
B -1）模16即为B -1
∴ A =B -1时Y =1，否则Y =0，即B -1-A =B +A +1-1=B +A 为0时，Y =1。

A 0A 1A 2A 3
Y
36．A 、B 为四位二进制数，试用一片74283实现Y =4A +B 。

解：Y =4A +B =A 3A 2A 1A 000+B 3B 2B 1B 0
∑
A 3A 1A 2A 0
B 3B 1B 2B 0S 3S 1S 2S
0CI 0
C O
A 0A 1A 2A 3
B 0B 1
B 2B 3X 5
0X 4X 3X 2X 1X 0
37．用一片74283和尽量少的门电路设计余3码到2421码的转换。

解：余3码到
精选文档
从真值表中可以看到，当A 3=0时，B =A -3，当A 3=1时，B =A +3
B 0B 1B 2B 3
A 313
A
38．设计一个一位8421BCD 码乘以5的电路，要求输出也为8421BCD 码。

要求： （1）用4线/16线译码器及门电路实现 ； （2）只用四位全加器74LS283实现； （3）不用任何器件实现。

解：根据题意列出真值表
精选文档
（1）从真值表可写出逻辑表达式： B 7=0， B 3=0， B 1=0，
B 6=∑m （8，9），
B 5=∑m （4，5，6，7）， B 4=∑m （2，3，6，7），
B 0=B 2=∑m （1，3，5，7，9）。

0A 1A 2A 02(B 0)
A 3
4
5
6B 7
B 3B 1
（2）用全加器实现
A 3A 2A 1A 00 1 0 10 0 A 3A 2A 1A 0A 3A 2A 1A 0×+A 1A 0
用74283实现
逻辑图与36题同。

（3）不用任何器件实现
B 7=0，B 6=A 3，B 5=A 2，B 4=A 1，B 3=0，B 2=A 0，B 1=0，B 0=A 0 39．利用两片并行进位加法器和必要的门电路设计一个8421BCD 码加法器。

8421BCD 码的运算规则是：当两数之和小于等于9（1001）时，所得结果即为输出；当所得结果大于9时，则应加上6（0110）。

解：连线图如图所示。

加法器1完成两个加数得初始加法，加法器2对加法器1输出进行修正。

精选文档
A 3A 1A 2A 0
B B B B S 4
S 0
S 1S 2S 3。