任意进制计数器(全)

任意进制计数器

1. 已知已有计数器的模为N ，要构成的任意进制计数器的模为M ，且M

原理：从原来电路的N 个状态中选择出M 个构成新的有效循环。

置数法

复位法复位法/

/清零法

例：利用74160构成六进制计数器。(M=6,N=10)步骤：

1. 清楚所用器件的时序逻辑特点

2. 根据控制端选择编码选择方案/0 /0 /0/0/0 /0/0/1 /0/0 /0/0 /0 /0/0/0 /0

/0/C

•

进位信号

方案一、异步清零R ’D

进位信号可以从Q 输出端中选择，也可以构造进位信号。特点:1. 进位信号周期T C 为计数循环的周期,即T C =N ×T CLK ；

2.

2. 一个计数周期内只有一次变化。4位二进制加法计数器时序图

标准进位信号

1. 在时序逻辑的最后一个状态(最大状态)为特殊电平(高/低电平)

2. 特殊电平只持续1个脉冲周期

•

改进电路

4位二进制加法计数器时序图

复位信号作用时间短，清零不可靠

仿真图

改进电路

延长清零信号长度到半个脉冲周期

改进电路仿真图

方案二、同步置零法LD

LD’’

/0

/0 /0/0/0

/0/0

/1 /0

/0 /0 /0

/0 /0/0/0

/0/0/C

仿真图

方案三、同步置数法LD

LD’’

优点：

可以利用原来电路的进位输出端

/0

/0 /0/0/0

/0/0

/1 /0

/0 /0 /0

/0 /0/0/0

/0/0/C

2. 若M>N 如何处理

方法：用多片N 进制计数器级联成模大于M 的计数器N ′(1)并行进位法（同步工作）

注意此处连接方式

在此时刻发生进位

此时进位信号必须是标准进位信号！

此行说明ET功能优先EP ，即同时有信号输入ET起作用

高低为进位都为

标准进位信号

高位进位信号为非标准进位信号

即特殊电平持续宽度不为一个脉冲周期

(2)串行进位法（异步工作）

注意非门的使用对进位信号没有特殊要求！

构建M>N计数器原理和过程：

1. 级联构造计数器容量N′>M

2. 按照M

例:构成29进制计数器（M

M

(1) RD’’端整体清零/复位法

构造的标准进位信号

(2) LD

(2) LD’’端整体置数法

标准进位信号

M=M1**M2级联的方法

3. 用M=M1

M1=10 ，M2= 6 , M=60 。注意两种进位方式。

四、移位寄存器型计数器

1. 环形计数器

可自启动的状态图

可自启动的环形计数器

环形计数器状态利用率低

2. 扭环形计数器

五、自锁：计数器一次计数动作后停止工作。如74LS160计数满一次后就停止工作。

计数1111保持（C=0）0X 1

1X 保持（包括C ）101

1X 置数（同步）

X X 01置 0（异步）

X X X 0X 工作状态

ET EP D L R CLK D ′′

同步时序逻辑电路的设计方法

设计步骤设计步骤:

:1.1.逻辑抽象逻辑抽象逻辑抽象::确定I/O 变量变量,,用字母表示用字母表示,,并进行逻辑赋值(组合部分组合部分))； 确定逻辑状态状态((步骤步骤))的数量和意义的数量和意义,

, 建立原始状态图(时序部分时序部分))；2.2.状态化简状态化简状态化简::合并等价状态(三同条件三同条件),),),尽量减少状态数量；尽量减少状态数量；3.3.状态分配状态分配状态分配//编码编码::确定编码位数确定编码位数,

,2n-1

,并推导出驱动方程；5.5.画出

画出逻辑图:通过输出方程和驱动方程画出时序逻辑电路图；6.6.验证能否

验证能否自启动:检查无效状态是否形成无效循环。分析分析: : : 逻辑图逻辑图逻辑图→→三组方程三组方程→→通过计算通过计算→→状态转换表状态转换表→

→状态转换图或时序图

“111111”

”序列检测器

X Y

CLK

例. 设计一个串行数据检测器。要求：连续输入三个或三个以上1时

输出为

1,其他情况下输出为0。

三、状态分配

取n=2，令Q 1Q 0的00、01、10为S 0S 1S 2

011XQ XQ Q +=*0

10Q Q X Q ′′=*1

XQ Y =

四、选用JK 触发器，求方程组

11011011Q X Q XQ Q Q XQ XQ Q )()()

(*′′+′=′++=00

10

101Q Q Q X Q Q X Q ′+′′=′′=)(*0

11XQ XQ Q +=*01

0Q Q X Q ′′=*1

XQ Y =101,J X Q K X ′

==010,1

J X Q K ′==五、画逻辑图