嵌入式第二章课后习题上课讲义
最新《ARM嵌入式系统结构与编程》第二章课后答案
第2章ARM技术与ARM体系结构121.简述ARM处理器内核调试结构原理3答：ARM处理器一般都带有嵌入式追踪宏单元ETM（Embedded Trace Macro），4它是ARM公司自己推出的调试工具。
ARM处理器都支持基于JTAG（Joint TestAction Group 联合测试行动小组）的调试方法。
它利用芯片内部的Embedded ICE 56来控制ARM内核操作，可完成单步调试和断点调试等操作。
当CPU处理单步执7行完毕或到达断点处时，就可以在宿主机端查看处理器现场数据，但是它不能8在CPU运行过程中对实时数据进行仿真。
910ETM解决了上述问题，能够在CPU运行过程中实时扫描处理器的现场信息，并11数据送往TAP（Test Access Port）控制器。
上图中分为三条扫描链（图中的粗12实线），分别用来监视ARM核，ETM，嵌入式ICE的状态。
13141.分析ARM7TDMI-S各字母所代表的含义。
15答：ARM7 T D M I – S 中16ARM是Advanced RISC Machines的缩写177是系列号；T：支持高密度16位的Thumb指令集；1819D：支持JTAG片上调试；20M：支持用于长乘法操作（64位结果）ARM指令，包含快速乘法器；；21I：带有嵌入式追踪宏单元ETM，用来设置断点和观察点的调试硬件；22S：可综合版本，意味着处理器内核是以源代码形式提供的。
这种源代码形式23又可以编译成一种易于EDA工具使用的形式。
24252.ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异26常模式，并指出处理器在什么情况下进入相应的模式。
27答：ARM技术的设计者将ARM处理器在应用中可能产生的状态进行了分类，并28针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自29动跳转到对应异常入口处进行异常服务。
301．用户模式：非特权模式，也就是正常程序执行的模式，大部分任31务在这种模式下执行。
嵌入式系统第2讲课后练习题
第一章1、举出3个书本中未提到的嵌入式系统的例子。
2、什么叫嵌入式系统3、什么叫嵌入式处理器？嵌入式处理器分为哪几类？4、什么是嵌入式操作系统？为何要使用嵌入式操作系统？第二章1. ARM处理器模式和ARM处理器状态有何区别？2. 分别列举ARM的处理器模式和状态。
3. PC和LR分别使用哪个寄存器？4. R13寄存器的通用功能是什么？第三章1. 基础知识（1）ARM有几种寻址方式？LDR R1，[R0，#0x08]属于哪种寻址方式？（2）ARM指令的条件码有多少个？默认条件码是什么？（3）ARM指令中第二个操作数有哪几种形式？举例5个8位图立即数。
（4）LDR/STR指令的偏移形式有哪4种？LDRB和LDRSB有何区别？（5）请指出MOV指令与LDR加载指令的区别及用途。
（6）CMP指令的操作是什么？写一个程序，判断R1的值是否大于0x30，是则将R1减去0x30。
（7）调用子程序是用B还是用BL指令？请写出返回子程序的指令？（8）请指出LDR伪指令的用法。
指令格式与LDR加载指令的区别是什么？（9）ARM状态与Thumb状态的切换指令是什么？请举例说明。
（10）Thumb状态与ARM状态的寄存器有区别吗？Thumb指令对哪些寄存器的访问受到一定限制？（11）Thumb指令集的堆栈入栈、出栈指令是哪两条？（12）Thumb指令集的BL指令转换范围为何能达到±4MB？其指令编码是怎样的？2. （选做）有符号和无符号加法下面给出A 和B 的值，您可先手动计算A+B，并预测N、Z、V 和 C 标志位的值。
然后修改程序清单4.1 中R0、R1 的值，将这两个值装载到这两个寄存器中(使用LDR 伪指令，如LDR R0,=0x FFFF0000)，使其执行两个寄存器的加法操作。
调试程序，每执行一次加法操作就将标志位的状态记录下来，并将所得结果与您预先计算得出的结果相比较。
如果两个操作数看作是有符号数，如何解释所得标志位的状态？同样，如果这两个操作数看作是无符数，所得标志位又当如何理解？0xFFFF000F 0x7FFFFFFF 67654321 (A)+ 0x0000FFF1 + 0x02345678 + 23110000 (B) 结果： ( ) ( ) ( )3. （选做）数据访问把下面的 C 代码转换成汇编代码。
嵌入式应用程序设计综合教程第2章
华清远见嵌入式培训中心《嵌入式Linux应用程序开发详解》(孙琼著)
第6章 文件I/O编程
内容提纲
UNIX基础知识
文件I/O
I/O模型比较
UNIX文件基础
UNIX - 输入和输出
文件描述符
顺序分配的非负整数 内核用以标识一个特定进程正在访问的文件 其他资源(socket、pipe等)的访问标识
文件I/O –文件描述符
对于内核而言，所有打开文件都由文件描述符表示。
文件描述符是一个非负整数。当打开一个现存文件或创建一个新文件时，内核向进程返回一个文件描 述符。
当读、写一个文件时，用open或creat返回的文件描述符标识该文件，将其作为参数传送给read或 write。
在posix.1应用程序中，幻数0、1、2对应宏STDIN_FILENO、STDOUT_FILENO、STDERR_FILENO。这些宏 都定义在头文件<unistd.h>中。
write()出错的常见原因：磁盘已满或者超过了一个给定进程的文件长度限制。
对于普通文件，写操作从文件的当前位移量处开始，如果在打开文件时，指 定了O_APPEND参数，则每次写操作前，将文件位移量设置在文件的当前
结尾处，在一次成功的写操作后，该文件的位移量增加实际写的字节数。
文件I/O – open()
原型 int open(const char *pathname, int flags, mode_t mode); pathname 被打开的文件名（可包括路径名）。 O_RDONLY：只读方式打开文件。 O_WRONLY：可写方式打开文件。 O_RDWR：读写方式打开文件。 O_CREAT：如果该文件不存在，就创建一个新的文件，并用第三的参数为其设 置权限。 参数 这三个参数互斥
嵌入式微控制器课后习题答案第二章高玉芹
第二章课后习题自动化朱秀红1.AT89系列的单片机的内部数据存储器可以分为哪几个不同的区域？各有什么特点？CPU就是如何对不同空间进行寻址的？单片机的片内数据存储器地址范围就是00H-FFH,有256B。
对于51系列高128B 被特殊功能寄存器占用。
对于52系列,高128B与特殊功能寄存器地址重叠,相同的地址,物理上就是分开独立的。
存储器划分与特点:（1）低128B RAM区(00H--7FH)1）工作寄存器组区(00H--1FH):最低的32个单元就是4个通用工作寄存器组,每个寄存器组包括8个寄存器,编号为R0--R7,PSW中的RS0与RS1用来确定当前使用哪一个寄存器组。
某一个时刻只能使用其中一个寄存器组,系统复位后指向工作寄存器组02）位寻址区(20H--2FH):位地址的表示形式:一种采用位地址的表示形式;一种采用字节地址(20H--2FH)、位数的表示形式特点:该区域每个单元可以作为一般用户RAM区RAM单元整体使用;该区域的每一位可以作为单独的可寻址位单独使用3）用户RAM区(30H--7FH):可供用户作为数据存储区,这区域的操作指令丰富,数据处理灵活方便,就是非常宝贵的资源。
但就是,如果堆栈指针初始化时设置在这个区域,要留出足够的字节单元作为堆栈区,以防止在数据存储时,破坏堆栈的内容。
寻址方式:低128B(00H--7FH)可通过直接与间接寻址方式访问高128B(80H--FFH)直接寻址方式访问特殊功能寄存器(SFR);间接寻址访问高128B RAM（2）高128B的特殊功能寄存器(SRF)区1)在该区域中除了SFR之外剩余的空闲单元用户不得使用2)必须使用直接寻址的方式对SFR进行访问,可使用寄存器名称3)具有位地址与位名称的SFR才可以位寻址SFR“字节地址、位”直接使用位地址表示;使用位名称表示;使用SFR“字节地址、位”形式表示;使用SFR“名称、位”表示2.PSW包含哪些程序状态信息？这些状态信息的作用就是什么？PSW就是一个8位的寄存器,包含各种程序状态信息,相当于一个标志寄存器,以供程序查询与判别CY AC F0 RS1 RS0 0V --- P CY(PSW、7):进位标志,在执行某些算术与逻辑指令时可以被硬件与软件置位与清零,CY在布尔处理机中被认为就是位累加器AC(PSW、6):辅助进位标志,当进行加法或减法操作时而产生低4位向高4位数进位或借位时,AC将被硬件置位,否则被清零F0(PSW、5):用户标志位。
嵌入式系统课后习题-部分答案(PDF)
第一章1-1.简述嵌入式系统的定义。
嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。
1-2.简述嵌入式系统的组成。
从体系结构上看，嵌入式系统主要由嵌入式处理器、支撑硬件和嵌入式软件组成。
其中嵌入式处理器通常是单片机或微控制器，支撑硬件主要包括存储介质、通信部件和显示部件等，嵌入式软件则包括支撑硬件的驱动程序、操作系统、支撑软件及应用中间件等。
嵌入式系统的组成部分是嵌入式系统硬件平台、嵌入式操作系统和嵌入式系统应用。
嵌入式系统硬件平台为各种嵌入式器件、设备（如ARM 、PowerPC、Xscale、MIPS等）；嵌入式操作系统是指在嵌入式Linux、uCLinux、WinCE等。
1-3.ARM7处理器使用的是（ARMv4）指令集。
ARM7内核采用冯·诺依曼体系结构，数据和指令使用同一条总线。
内核有一条3级流水线，执行ARMv4指令集。
1-6.ARM9采用的是（5）级流水线设计。
存储器系统根据哈佛体系结构（程序和数据空间独立的体系结构）重新设计，区分数据总线和指令总线。
第二章2-1.简述ARM可以工作在几种模式。
ARM处理器共有7种工作模式：用户模式（User）、快速终端模式（FIQ）、外部中断模式（IRQ）、特权模式（svc）、数据访问中止模式（Abort）、未定义指令中止模式（Undef）、系统模式（System）。
除用户模式外其他6种模式称为特权模式。
在特权模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式切换。
再除去系统模式，其余5种模式又称为异常模式。
2-2.ARM核有多少个寄存器？ARM处理器有如下37个32位长的寄存器：（1）30个通用寄存器；（2）6个状态寄存器：1个CPSR（Current Program Status Register，当前程序状态寄存器），5个SPSR（Saved Program Status Register，备份程序状态寄存器）；（3）1个PC（Program Counter，程序计数器）。
第2章嵌入式操作系统中的基本概念汇总ppt课件
2.6 任 务 切 换
任务切换(Context Switch或者Task Switch)
即CPU寄存器内容切换。实际上是模拟一次中 断过程，从而实现CPU使用权的转移。
任务栈：每个任务自己独立的堆栈，用于保存任 务的当前状态和所有寄存器内容。
本章内容
2.1 前后台系统 2.2 调度 2.3 临界区 2.4 进程与线程 2.5 任务与多任务 2.6 任务切换 2.7 死锁 2.8 不可剥夺型内核
2.9 可剥夺型内核 2.10 可重入性 2.11 优先级反转 2.12 事件 2.13 互斥 2.14 同步 2.15 通信 2.16 对存储器的要求 习题
•
2.5 任务与多任务
任务：在不同的应用领域具有不同的意义，它既 可以是一个独立装载的程序，也可以是全部程序 中的一段。在实时操作系统中，有时会用线程或 者进程来替代任务。
嵌入式实时操作系统的任务:大多数嵌入式系统不 具备担负面向进程操作系统的内存开销，小的微 处理器也不具备支持面向进程操作系统的硬件结 构——绝大多数嵌入式实时操作系统的任务都采 用了线程模式。
2.9 可剥夺型内核
可剥夺型内核：一旦有更高优先级的任务准备就 绪，当前正在运行的低优先级任务的CPU使用权 就立即被剥夺，该任务转为就绪态或挂起态， CPU的使用权移交给那个更高优先级的任务。
被中断的任务处理：如果中断服务使得一个高优 先级任务准备就绪，那么中断服务完成后，被中 断的任务将被挂起，高优先级的任务继续运行。
图2.3 不可剥夺型内核运行示意图
运行过程：
(1) 低优先级任务正在运行时，有一个异步事件发生，
嵌入式第二章课后习题上课讲义
嵌入式第二章课后习题第二章1.按照ARM处理器的命名规则，说明ARM7TDMI中T、D、M、I的含义。
答：T：支持16位的Thumb指令集；D：支持JTAG片上调试；M：支持长乘法操作（64位结果）的ARM指令，包含快速乘法器；I：带有嵌入式追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点。
2.什么是哈佛结构？与普林斯顿结构有何区别？答：哈佛结构是一种将程序中指令和数据分开存储的存储器结构。
即哈佛结构中程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。
普林斯顿结构（冯·诺伊曼结构）是一种将程序指令存储器和数据存储器合并在一起的存储器结构。
程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置。
这便是。
这便是两种结构的区别。
3.什么是RSIC？什么是CSIC？简述他们的特点与差别。
答：RSIC是精简指令集计算机，CISC是复杂指令集计算机。
两者的区别在于不同的CPU设计理念和方法。
对于CISC：⑴在CSIC结构的指令系统中，各种指令的使用频率相差悬殊。
有80%的指令只在20%的运行时间内才会用到。
⑵CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。
⑶在CISC结构指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术来提高系统的性能。
对于RISC：⑴简化指令集，只保留常用的基本指令；⑵设计大量的通用存储器，减少访存的次数；⑶采用装载/保存结构，支持流水线技术，使每个周期时间相等；⑷采用简单的指令格式、规整的指令字长和简单的寻址方式；⑸单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。
4.ARM7处理器是几级流水线？在ARM7处理器中，“PC指向的是下一条要执行的指令”，这句话对吗？为什么？答：ARM7处理器采用三级流水线。
第2章 嵌入式操作系统的基本概念
嵌入式实时操作系统μC/OS –II教程第2章嵌入式操作系统中的基本概念主讲：谢小云本章要求1.主要内容⏹掌握操作系统的基本概念2.重点⏹死锁、不可剥夺型内核、可剥夺型内核的概念⏹优先级反转及其解决办法⏹各种进程间同步和通信的机制3.难点⏹事件、互斥、同步的概念4.课时安排：4课时目录2.1 前后台系统2.2 调度2.3 临界区2.4 进程与线程2.5任务与多任务2.6 任务切换2.7 死锁2.8 不可剥夺型内核2.9 可剥夺型内核2.10 可重入性2.11 优先级反转2.12 事件2.13 互斥2.14同步2.15 通信2.16 对存储器的要求1.后台（Background）：是一个无限循环的应用程序，循环中调用相应的任务函数完成相应的操作，各个任务依次运行，没有调度，运行的次序不能改变。
2.前台（Foreground）：是中断服务程序，处理异步事件。
3.适用于不复杂且实时性要求不高的小系统。
目录2.1 前后台系统2.2 调度2.3 临界区2.4 进程与线程2.5任务与多任务2.6 任务切换2.7 死锁2.8 不可剥夺型内核2.9 可剥夺型内核2.10 可重入性2.11 优先级反转2.12 事件2.13 互斥2.14同步2.15 通信2.16 对存储器的要求2.2.1 调度的概念1.调度是内核的主要职责之一，它为任务分配资源和时间，决定任务运行的次序，从而使系统满足特定的性能要求。
1.先来先服务（FCFS）：按照任务就绪的先后顺序进行调度。
2.最短周期优先（SBF）：指对短作业或短进程优先调度的算法，是从后备队列中选择一个或若干个估计运行时间最短的作业，将它们调入内存运行。
3.轮转法（Round-Robin）：系统将所有的就绪进程按先来先服务的原则，排成一个队列，每次调度时，把CPU分配给队首进程，并令其执行一个时间片。
4.优先级法（Priority）：⏹非抢占式优先权算法⏹抢占式优先权调度算法⏹优先权的确定：静态优先权、动态优先权2.2.3 调度的基本方式1.可剥夺型（抢占式）：当一个优先权更高的任务到达时，允许将当前任务暂时挂起，而令高优先权任务立即投入运行，这样便可满足该硬实时任务对截止时间的要求。
嵌入式系统开发 第二章 课后作业答案
第二章ARM7体系结构1、基础知识（1）、ARM7TDMI中的T、D、M、I的含义是什么？答：带T 后缀的：高密度 16 位的Thumb指令机扩展带D 后缀的：支持片上调试带M 后缀的：64 位乘法指令带I 后缀的：有EmbededICE 硬件仿真功能（2）、ARM7TDMI采用几级流水线？使用何种存储器编址方式？答：三级流水线（取指译码执行）；使用了冯·诺依曼（Von Neumann ）结构，指令和数据共用一条32 位总线。
（8）、描述一下如何禁止IRQ和FIQ的中断。
答：当控制位I置位时，IRQ中断被禁止，否则允许IRQ中断使能；当控制位F置位时，FIQ中断被禁止，否则允许FIQ中断使能。
2.存储器格式答：无论是大端格式还是小端格式，R2的值与R1一致；地址0x4000单元的字节：大端：0x12、小端：0x78。
3.处理器异常请描述一下ARM7TDMI产生异常的条件是什么？各种异常会使处理器进入哪种模式？进入异常时内核有何操作？各种异常的返回指令又是什么？答：产生异常的条件：只要正常的程序被暂时终止，处理器就进入异常模式进入异常时,内核自动做：PC→LR、CPSR→相应异常模式下的SPSR、设置CPSR为相应的异常模式、相应异常处理程序的中断入口向量地址→PC。
异常返回指令;【异常】【模式】【返回指令】复位管理无未定义指令未定义 MOVS PC,R14_svc软件中断管理 MOVS PC,R14_und预取指中止中止 SUBS PC,R14_abt,#4数据中止中止 SUBS PC,R14_abt,#8IRQ 中断 SUBS PC,R14_irq,#4FIQ 快速中断 SUBS PC,R14_fiq,#4。
嵌入式Linux操作系统第2章-2
Linux下的集成开发环境
编译与运行源代码前，首先需要保证GCC、G++编译器和GDB 调试器已安装。Eclipse通过调用GCC、G++编译器实现源代码 编译，因此必须要将源代码的相关信息建立为项目文件，这样 才能使Eclipse知道该使用哪一个编译指令。
Linux下的集成开发环境
Eclipse的Debug功能是调用GDB调试器实现的，与GDB的 命令行不同，Eclipse提供了更友好的图形界面查看调试信 息。要在代码中加入断点，可直接在文本编辑区右击左侧 区域弹出的菜单中操作。然后单击Run|Debug命令菜单， 进入Debug界面。
进程控制编程
进程的创建和执行
许多操作系统都提供的是产生进程的机制，也就是首先在 新的地址空间里创建进程、读入可执行文件，最后再开始 执行。Linux中进程的创建很特别，它把上述步骤分解到 两个单独的函数中取执行：fork()和exec函数族。首先， fork()通过拷贝当前进程创建一个子进程，子进程与父进 程的区别仅仅在于不同的PID、PPID和某些资源及统计量。 exec 函数族负责读取可执行文件并将其载入地址空间开始 运行。
Linux下的集成开发环境
Eclipse运行需要JRE支持，所以首先要确保系统中已安装JRE。 Eclipse首次运行要求配置工作目录workspace，这个目录是默 认用来存放源代码与相关项目文件的位置，当前用户必须有该 目录读写和执行的权限。
Linux下的集成开发环境
Eclipse界面由数个视图窗格组成。
左边是Project Explorer视图，该视图用于创建、选择和 删除项目。
正中是编辑器区域，该区域用于编辑源代码，可同时打开 多个文件。 右侧是Outline视图，在编辑器中显示文档的大纲，这个 大纲的内容取决于源文件的类型。对于C和C++源代码文 件，该大纲将显示所有被包含的函数库、函数、常量、变 量、已声明的类、属性和方法等信息。
【嵌入式】嵌入式系统开发与应用第二版课后答案第二章（田泽）
【嵌⼊式】嵌⼊式系统开发与应⽤第⼆版课后答案第⼆章（⽥泽）复习⽤，⾃整理、%%犇orz——海底淤泥1尝试⽐较CISC体系结构和RISC体系结构的特点。
ARM为何采⽤RISC体系结构？ CISC：增加指令集的复杂度，以芯⽚⾯积为代价 RISC：只执⾏最常⽤的指令，⼤部分复杂指令由简单指令合成 因为： 组织结构： 1RISC的硬连线的指令编码逻辑 2便于流⽔线执⾏ 3⼤多数RISC指令为单周期执⾏ 处理器： 1处理器管芯⾯积⼩ 2开发时间缩短，开发成本减低 3容易实现⾼性能，低成本的处理器2简述ARM体系结构的特点 1.Load/Store 体系结构 2.固定的32为指令 3.3地址指令格式3什么是Thumb技术，其优点是什么？与ARM指令集相⽐，Thumb指令集有哪些局限？ Thumb是ARM体系结构的扩展 优点:提⾼了代码密度 局限： 1.完成相同操作时，Thumb需要更多的指令 2.Thumb指令集没有包含进⾏异常处理时需要的⼀些指令4什么是Thumb-2内核技术？它有哪些特点？ Thumb-2内核技术是ARM体系的新指令集 特点：更⾼性能，更低功耗，更简短的代码长度5⽬前ARM处理器核有哪⼏种？简述ARM7TDMI内核的重要特性 处理器内核： ARM7TDMI ARM9TDMI ARM10TDMI ARM11 SecurCore Cortex 重要特性： 1.能实现ARM体系结构版本4T 2.⽀持Thumb指令集 3.32*8 DSP乘法器 4.32位寻址空间，4GB线性地址空间 5.包含ICE模块6分别以ARM7TDMI和ARM9TDMI为例，介绍3级流⽔线和5级流⽔线的执⾏过程，并进⾏相应的⽐较 三级流⽔：取指--->译码--->执⾏ 五级流⽔：取指--->译码--->执⾏--->缓冲/数据--->回写 ⽐较： 1三级流⽔译码不包含reg读，五级流⽔译码包含reg读 2三级流⽔执⾏包含reg读，移位/ALU，reg写，五级流⽔执⾏只包含位移/ALU 3五级流⽔增加了存储器数据访问过程，并将reg写单独分离为⼀个过程7ARM Cortex处理器包括哪⼏个系列？各有什么特点？ ARM Cortex-A系列：微处理器核，能运⾏通⽤操作系统 ARM Cortex-R系列：微处理器核，运⾏实时操作系统 ARM Cortex-M系列：微控制核，功耗低，性能⾼8ARM微处理器⽀持哪⼏种⼯作模式？各个⼯作模式有什么特点？ 7种： 特点： 1.⽤户 程序正常执⾏ 2.FIQ 快速中断模式，处理快速中断 3.IRQ 外部中断模式，处理普通中断 4.SVC 特权模式，处理软中断 5.ABT 中⽌模式，处理存储器故障 6.UNQ 未定义模式，处理未定义指令陷阱 7.系统 运⾏特权操作系统任务9ARM处理器共有多少个寄存器？这些寄存器在⽤户编程的功能中是如何划分的？ARM状态下的通⽤寄存器可分为哪⼏类？ 31个通⽤寄存器，6个状态寄存器 ⽤户编程： R0~R14，R15（PC），CPSR ARM状态： 1.未分组寄存器R0~R7 2.分组寄存器R8~R14 3.程序计数器R1510简述ARM状态下分组寄存器R13 R14 R15 的功能以及R15使⽤的注意事项 R13 ⽤作堆栈指针SP R14 ⼦程序连接寄存器LR R15 程序计数器PC R15注意事项：由于ARM多级流⽔技术，R15的程序地址并不是当前指令的地址，指令“BX Rm”利⽤Rm的bit[0]来判断跳转到ARM还是thumb状态11简述ARM程序状态寄存器各位的功能 1条件码标志位 最⾼4位——N，Z，C，V N：补码状态下，N=0是⾮负数，N=1是负数 Z：Z=1表⽰结果为0，Z=0表⽰结果为⾮0 C：1.加法，c=1有进位 2.减法，c=0有借位 3.位移,c存储最后被移出的值 V：运算溢出V=1否则V=0 2.控制位 最低8位——I，F，T，M[4:0] I：I=1，禁⽌IRQ中断 F：F=1，禁⽌FRQ中断 T：T=0，ARM执⾏，T=1，Thumb执⾏ M[4:0]：记录当前模式 3.保留位 其他位保留作以后的扩展12试分析Thumb状态与ARM寄存器的关系 Thumb状态的R0~R7与ARM状态的R0~R7是⼀致的 Thumb状态的CPSR和SPSR与ARM状态的CPSR和SPSR是⼀致的 Thumb状态的SP映射到ARM状态的R13 Thumb状态的LR映射到ARM状态的R14 Thumb状态的PC映射到ARM状态的R1513ARM体系结构⽀持哪⼏种类型的异常？他们之间的优先级关系如何？各种异常与处理模式有何关系？ 7种类型： 优先级： 处理模式： 复位 1 SVC 未定义的指令 6 UNQ 软件中断 6 SVC 指令预取中⽌ 5 ABT 数据访问中⽌ 2 ABT 外部中断请求 4 IRQ 快速中断请求 3 FIQ14简述ARM处理对异常中断响应过程 1.将CPSR的内容保存到要执⾏的异常中断SPSR中，以实现对处理器当前状态中断屏蔽位以及各个标志位的保存 2.设置当前状态寄存器的CPSR的相应位 3.将寄存器LR_<mode>设置为异常返回的地址，使异常处理程序执⾏完后能正确返回原程序 4给程序计数器PC强制赋值，使程序从相应的向量地址开始执⾏中断程序15ARM如何从异常中断处理程序返回？需要注意哪些问题 1.所有修改过的⽤户寄存器必须从处理程序的保护堆栈中恢复 2.将SPSR_<mode>寄存器内容复制到CPSR中，使得CPSR从相应的SPSR中恢复，即恢复被中断程序的处理器⼯作状态 3.根据异常类型将PC变回到⽤户指令流中的相应指令处 4.最后清除CPSR中的中断禁⽌标志位I/F16什么是ARM异常中断向量表？它有何作⽤？存储在什么地⽅？ 异常中断向量表中指定了各异常中断与处理程序的对应关系 作⽤：每个异常中断对应异常中断向量表中4个字节，存放⼀个跳转指令或者⼀个向PC寄存器中赋值的数据访问指令LDR。
《ARM嵌入式系统结构与编程》第二章课后答案复习进程
第2章ARM技术与ARM体系结构1.简述ARM处理器内核调试结构原理答：ARM处理器一般都带有嵌入式追踪宏单元ETM（Embedded Trace Macro），它是ARM 公司自己推出的调试工具。
ARM处理器都支持基于JTAG（Joint Test Action Group 联合测试行动小组）的调试方法。
它利用芯片内部的Embedded ICE来控制ARM内核操作，可完成单步调试和断点调试等操作。
当CPU处理单步执行完毕或到达断点处时，就可以在宿主机端查看处理器现场数据，但是它不能在CPU运行过程中对实时数据进行仿真。
ETM解决了上述问题，能够在CPU运行过程中实时扫描处理器的现场信息，并数据送往TAP（Test Access Port）控制器。
上图中分为三条扫描链（图中的粗实线），分别用来监视ARM核，ETM，嵌入式ICE的状态。
1.分析ARM7TDMI-S各字母所代表的含义。
答：ARM7 T D M I – S 中ARM是Advanced RISC Machines的缩写7是系列号；T：支持高密度16位的Thumb指令集；D：支持JTAG片上调试；M：支持用于长乘法操作（64位结果）ARM指令，包含快速乘法器；；I：带有嵌入式追踪宏单元ETM，用来设置断点和观察点的调试硬件；S：可综合版本，意味着处理器内核是以源代码形式提供的。
这种源代码形式又可以编译成一种易于EDA工具使用的形式。
2.ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处理器在什么情况下进入相应的模式。
答：ARM技术的设计者将ARM处理器在应用中可能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口处进行异常服务。
⏹1．用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。
在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器不会自动切换工作模式⏹2．FIQ模式：也称为快速中断模式，支持高速数据传输和通道处理，当一个高优先级(fast)中断产生时将会进入这种模式。
单片机与嵌入式系统实践第二章 课后答案
第二章课后答案1、答：HCS08系列单片机结构分解成如下两个部分：1）MCU核心部分S08核心(HCS08 CORE)部分包括：具有运行监视功能的增强型中央处理器CUP、后台调试控制BDC(具有单线后台调试接口BDM)、系统控制（时钟监视、中断控制、低电压检测等）。
S08 MCU存储器有两种Flash和RAM，片内电压调整器可对数字电路和模拟电路供电，同时其内部具有时钟发生器(ICG)和低能耗晶体振荡器。
2）MCU外设部分外设部分大致可分为6种外设：数字输入；数字输出；10位/8位二进制精度的模拟／数字量转换器ADC；定时器/PWM( TPM1、TPM2)；串行接口(SCI1、SCI2SPI、IIC)；键盘中断输入(KBIl)。
2、答：HCS08AC系类单片机采用8位S08 CPU，内部集成的功能模块把偶哦：串行接口模块(SCI、SPI和IIC)、定时器模块(TPM)，时钟发生器模块ICG、8位/10位精度的模／数转换器(ADC)、键盘中断输入(KBIl)，背景调试模式谋爱BDM等。
片内资源包括2 KB RAM、约62 KB Flash。
3、答：HCS08单片机CPU频率最高可达40 MHz，对应内部总线频率最高为20 MHz。
S08系列MCU的总线时钟除了可以对外接高频时钟2分频得到外，也可以利用内部时钟生成器(ICG，Internal Clock Generator)模块对外接的32～100 kHz低频范围时钟或1～16 MHz高频范围时钟进行倍频得到。
4、答：HCS08单片机具有正常运行模式、背景调试模式、等待模式和停止模式四种运行模式。
(l) 正常运行模式是HCS08系列的正常工作模式。
当芯片复位MCU便进入这种模式。
(2) 背景调试模式是由S08内核中的背景调试控制器进行管理，其提供了在软件开发过程中分析MCU操作的手段。
(3)等待模式通过执行WAIT指令进入。
一旦执行WAIT指令，CPU便进入了一种低功耗状态，在这种状态下，CPU不再有工作时钟。
嵌入式系统课后习题及答案
第1章嵌入式系统基础1.什么是嵌入式系统？它由哪几部分组成？有何特点？写出你所想到的嵌入式系统。
答：（1）定义：国内对嵌入式系统的一般定义是：以应用为中心，以计算机技术为基础，软硬件可裁剪，从而能够适应实际应用中对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。
（2）组成：嵌入式处理器、外围设备、嵌入式操作系统和应用软件等几部分组成。
（3）特点：a.软硬件一体化，集计算机技术、微电子技术、行业技术于一体；b.需要操作系统支持，代码小，执行速度快；c.专用紧凑，用途固定，成本敏感；d.可靠性要求高；e.多样性，应用广泛，种类繁多。
（4）嵌入式系统：个人数字助理（PDA）、机顶盒（STB）、IP电话。
2.嵌入式处理器分为哪几类？答：（1）低端的微控制器（MicroController Unit,MCU）；（2）中高端的嵌入式微处理器（Embeded MicroProcessor Unit,EMPU）；（3）通信领域的DSP处理器（Digital Signal Processor,DSP）；（4）高度集成的片上系统（System on Chip,SoC）。
3.ARM英文原意是什么？它是一个怎样的公司？其处理器有何特点？答：（1）英文原意：Advanced RISC Machines。
高级精简指令集机器。
（2）公司简介：该公司是全球领先的16/32位RISC微处理器知识产权设计供应商，通过将其高性能、低成本、低功耗的RISC微处理器、外围和系统芯片设计技术转让给合作伙伴来生产各具特色的芯片。
ARM公司已成为移动通信、手持设备、多媒体数字消费嵌入式解决方案的RISC标准。
（3）其处理器特点：a.小体积、低功耗、低成本而高性能；b.16/32位双指令集；c.全球的合作伙伴众多。
4.什么是实时系统？它有哪些特征？如何分类？答：（1）实时系统的定义：实时系统（Real Time System）是指产生系统输出的时间对系统至关重要的系统。
《ARM嵌入式系统结构与编程》第二章课后答案
《ARM嵌入式系统结构与编程》第二章课后答案第2章arm技术与arm体系结构1.简述arm处理器内核调试结构原理请问：arm处理器通常都具有嵌入式跟踪宏单元etm（embeddedtracemacro），它就是arm公司自己面世的调试工具。
arm处理器都积极支持基于jtag（jointtestactiongroup联手测试行动小组）的调试方法。
它利用芯片内部的embeddedice去掌控arm内核操作方式，可以顺利完成单步调试和断点调试等操作方式。
当cpu处置单步继续执行完或抵达断点处时，就可以在宿主机端的查阅处理器现场数据，但是它无法在cpu运转过程中对实时数据展开仿真。
etm解决了上述问题，能够在cpu运行过程中实时扫描处理器的现场信息，并数据送往tap（testaccessport）控制器。
上图中分为三条扫描链（图中的粗实线），分别用来监视arm核，etm，嵌入式ice的状态。
1.分析arm7tdmi-s各字母所代表的含义。
请问：arm7tdmics中arm是advancedriscmachines的缩写7是系列号；t：积极支持高密度16位的thumb指令集；d：积极支持jtag片上调试；m：支持用于长乘法操作（64位结果）arm指令，包含快速乘法器；；i：带有嵌入式追踪宏单元etm，用来设置断点和观察点的调试硬件；s：可以综合版本，意味著处理器内核就是以源代码形式提供更多的。
这种源代码形式又可以编译成一种不易eda工具采用的形式。
2.arm处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处理器在什么情况下步入适当的模式。
答：arm技术的设计者将arm处理器在应用中可能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口处进行异常服务。
1．用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
嵌入式第二章课后习题第二章1.按照ARM处理器的命名规则，说明ARM7TDMI中T、D、M、I的含义。
答：T：支持16位的Thumb指令集；D：支持JTAG片上调试；M：支持长乘法操作（64位结果）的ARM指令，包含快速乘法器；I：带有嵌入式追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点。
2.什么是哈佛结构？与普林斯顿结构有何区别？答：哈佛结构是一种将程序中指令和数据分开存储的存储器结构。
即哈佛结构中程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。
普林斯顿结构（冯·诺伊曼结构）是一种将程序指令存储器和数据存储器合并在一起的存储器结构。
程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置。
这便是。
这便是两种结构的区别。
3.什么是RSIC？什么是CSIC？简述他们的特点与差别。
答：RSIC是精简指令集计算机，CISC是复杂指令集计算机。
两者的区别在于不同的CPU设计理念和方法。
对于CISC：⑴在CSIC结构的指令系统中，各种指令的使用频率相差悬殊。
有80%的指令只在20%的运行时间内才会用到。
⑵CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。
⑶在CISC结构指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术来提高系统的性能。
对于RISC：⑴简化指令集，只保留常用的基本指令；⑵设计大量的通用存储器，减少访存的次数；⑶采用装载/保存结构，支持流水线技术，使每个周期时间相等；⑷采用简单的指令格式、规整的指令字长和简单的寻址方式；⑸单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。
4.ARM7处理器是几级流水线？在ARM7处理器中，“PC指向的是下一条要执行的指令”，这句话对吗？为什么？答：ARM7处理器采用三级流水线。
“PC指向的是下一条要执行的指令”，这句话不对。
在ARM处理器中将PC 程序计数器定义到R15寄存器，无论处理器处于何种状态，PC总是指向“正在取值”指令的地址，一般来说，人们习惯性的约定将“正在执行的指令作为参考点”，成为当前第一条指令，那么PC总是指向随后的第三条指令，或者说PC 总是指向当前正在执行的指令地址再加上2条指令的地址，即指向正在执行指令的下下一条指令，而不是指向下一条要执行的指令。
5.简述ARM处理器中在线仿真器模块EmbeddedICE-RT的作用。
答：ARM处理器中的在线仿真器模块EmbeddedICE-RT，一般还带有嵌入式宏跟踪单元模块ETM，实现ARM处理器的在线调试和运行过程的跟踪功能；并且具有诸多ICE功能，例如实时寻址、断点、单步、对ARM CPU的完全控制、对ASIC系统其余部分的访问，以及对主机显示器外设访问、键盘输入和磁盘存储。
6.ARM处理器的工作状态分为哪二种？ARM处理器又是怎么定义和标志的？答：ARM处理器的工作状态分为ARM状态和Thumb状态，这两种状态有程序状态字CPSR中T标志位确定，为0时处理器工作在ARM状态，为1时处理器工作在Thumb状态。
7.ARM7TDMI支持哪几种指令集，各有什么特点？答：ARM7TDMI处理器内核包含2套指令系统，分别为ARM指令集和Thumb指令集，两种指令集的特点是：ARM指令集：处理器执行32位字对齐方式的ARM指令，每条ARM指令长度为32位，指令的功能强大。
Thumb指令集：处理器执行16位字对齐方式的Thumb指令，每条Thumb指令长度为16位，是ARM指令功能的子集。
8.ARM7处理器有哪些工作模式？如何实现不同模式之间的切换？举例说明。
答：ARM处理器供支持7种工作模式，分别为：用户模式（usr）；快速中断模式（fiq）；外部中断模式（irq）；管理模式（svc）；数据访问终止模式（abt）；系统模式（sys）；未定义指令中止模式（und）。
在7中模式中，除用户模式外，其他的6种模式称为特权模式，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。
特权模式下通过修改当前程序状态寄存器CPSR中控制位M[4:0]的值，来改变处理器的运行模式。
例如MSR CPSR_c，#（NoInt |SVC32Mode）//从系统模式切换到管理模式MSR CPSR_c，#（NoInt |SYS32Mode）//从管理模式切换到系统模式9.描述ARM7处理器的内部寄存器结构，并分别说明快速中断FIQ有何特点？答：ARM7微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。
37个寄存器定义如下：⑴31个通用寄存器：R0~R15、R8_fiq、R9_fiq、R10_fiq、R11_fiq、R12_fiq、R13_fiq、R14_fiq、R13_svc、R14_svc、R13_abt、R14_abt、R13_und、R14_und、R13_irq、R14_irq。
⑵6个状态寄存器：CPSR、SPSR_abt 、SPSR_svc 、SPSR_irq 、SPSR_fiq、 SPSR_und。
快速中断FIQ，适用于对一个突发事件的快速响应，在ARM状态中，快中断有8个专用的寄存器，可以缩短状态切换时需要的时间。
当CPSR中相应的F位清零，快速中断被使能。
10.什么是中断延时？在实时系统中如何计算中断延时时间？答：中断延时是系统响应一个中断所需要的时间，即从外部中断请求信号发出到执行对应的中断服务程序ISR的第1条指令所需要的时间。
FIQ的中断延时计算，当FIQ使能时，最坏的延时包括：a)Tsyncmax:请求通过同步器的最长时间，为两个处理器周期。
b)Tldm：最长执行时间，最长为20个周期。
c)Texc：数据中止异常进入时间，为三个周期。
d)Tfiq：FIQ进入时间，为两个周期总的延时可为27个周期。
11.在内存的数据存储过程中，什么是“字对齐”和“半字对齐”？答：在内存数据存储过程中，一般分为小端存储格式和大端存储格式。
下面以小端存储格式为例来说明字对齐和半字对齐：在小端存储格式中，对于地址为A的字单元，其中字节的低位字节到高位字节地址顺序为A ，A+1 ，A+2，A+3；对于地址为A的半字单元，其中字节的低位字节到高位字节地址顺序为A ，A+1。
12.简述程序计数器（PC）在处理器工作中的作用。
答：在ARM处理器中将PC程序计数器定义到R15寄存器，无论处理器处于何种状态，PC总是指向“正在取值”指令的地址。
13.简述ARM处理器中的返回链接寄存器（LR）在处理器工作中的作用。
答：链接寄存器LR用于保存子程序返回地址或者异常处理程序的返回地址，LR寄存器一共有6个，其中子程序的返回地址使用一个R14，每种异常模式各自有一个专用的LR寄存器用于保存异常处理程序的返回地址，它们分别为R14_fiq、R14_svc、R14_abt、R14_und、R14_irq。
14.分别简述ARM处理器中的CPSR、SPSR在处理器工作中的作用。
答：ARM内核包含1个CPSR和5个仅供异常处理模式使用的SPSR。
由于所有模式全部共享一个程序状态寄存器CPSR，因此处理器所有的状态全部都保存在CPSR中，也就是ARM内核是通过CPSR来监视和控制内部操作的。
每种异常模式都有一个对应的程序状态保存寄存器SPSR，用于保存任务在异常发生之前的CPSR状态的当前值。
15.结合CPSR的结构，说明程序状态字中各个bit位的作用。
答：⑴条件代码标志（共计4bit）含义如下：N：运算结果的最高位反映在该标志位。
对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0；Z：指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0；C：当进行加法运算，最高位产生进位时C=1，否则C=0。
当进行减法运算(包括CMP 指令)，最高位产生借位时C=0，否则C=1。
V：当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V不变。
⑵CPSR的最低8位为控制位，控制了处理器的工作方式。
当发生异常时，这些位被硬件改变。
当处理器处于一个特权模式时，可用软件操作这些位。
它们分别是：中断禁止位包括I和F位：当I位置位时，IRQ中断被禁止；当F位置位时，FIQ中断被禁止。
T位反映了处理器的当前状态：当位T=1时，处理器正在Thumb状态下运行；当位T=0时，处理器正在ARM状态下运行。
模式位包括M[4:0]共计5bit，这些位决定处理器的操作模式16.简述ARM7TDMI内部有哪些寄存器及特点。
答：ARM7微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。
37个寄存器定义如下：⑴31个通用寄存器：R0~R15、R8_fiq、R9_fiq、R10_fiq、R11_fiq、R12_fiq、R13_fiq、R14_fiq、R13_svc、R14_svc、R13_abt、R14_abt、R13_und、R14_und、R13_irq、R14_irq。
⑵6个状态寄存器：CPSR、SPSR_abt 、SPSR_svc 、SPSR_irq 、SPSR_fiq、 SPSR_und。
特点：在ARM状态中，R0~R7是通用寄存器，是不分组寄存器；R8~R14，SPSR根据模式进行分组的寄存器；R15是程序计数器，不进行分组；CPSR是状态寄存器，不进行分组。
17.什么是ARM处理器的异常？ARM处理器中有哪几种异常？答：在ARM中，异常是一些事件，这些事件能导致正常的程序执行流程被暂时地停止，而进入到该事件对应的处理器异常模式并对该事件进行处理。
ARM中定义了复位、未定义指令、SWI（软中断）、预取指终止、预取数终止、irq以及fiq等７种异常，与之对应地ARM7处理器有5种异常模式。
18.分别简述ARM7的IRQ、FIQ异常处理过程，说明其异常向量地址。
答：IRQ异常的处理流程如下：⑴进入IRQ异常模式。
程序运行在用户模式下，当一个IRQ异常中断发生时，内核切换到“中断模式”，并自动的做如下处理。
①将异常处理程序的返回地址保存到异常模式下的R14(R14_irq)中。
②用户模式的CPSR将被保存到中断异常模式SPSR_irq中。
③修改CPSR，将I置1，禁止新的IRQ中断产生，但不改变F值，不限制FIQ中断发生，清零T标志位，进入ARM状态，修改模式位，设置为IRQ模式。
④将IRQ异常中断入口向量地址0x00000018送入PC。
⑤在IRQ模式下，用户模式的R13和R14将不能操作，而R13_irq和R14_irq可以操作，即R13_irq保存IRQ模式下的地址指针，R14_irq保存了“IRQ中断返回地址+4”。