数电实验5-触发器研究分析

大学本科实验报告专用纸

课程名称数字电子技术实验成绩评定

实验项目名称触发器研究分析指导教师

实验项目编号实验项目类型验证+设计实验地点实B406

学生姓名学号学院

专业实验时间年月日

一、实验目的

1.学会正确使用D、 JK集成触发器。

2.掌握门控D锁存器、边沿JK、D触发器的工作原理。

3.深刻理解门控锁存器电平触发方式和触发器边沿触发方式的区别。

二、实验器件与实验设备

1．四2输入与非门74LS00 2片

2．双D正沿触发器74LS74 1片

3．双JK负沿触发器74LS73 1片

4．六反相器74LS04 1片

5．四2输入与门74LS08 1片

6．数字信号显示仪

7．GOS－6051示波器

8. TDS－4数字系统综合实验平台

芯片引脚图

四2输入与门：Y=AB

。

特别注意：74LS73引脚11是GND，引脚4是V

CC

三、实验原理

1.时序逻辑电路测试

时序逻辑电路测试的目的是验证其状态的转换是否与状态图或时序图相符合。可用电平显示灯、数码管、示波器或数字信号显示仪等观察输出状态的变化。

常用的测试方法有两种：

①静态测试（又称单拍工作方式）

单拍工作方式：以单脉冲源作为时钟脉冲，用电平指示灯观察，逐拍进行观测输出变化，来判断输出状态的转换是否与状态图相符。单拍工作方式是检查设计与接线是否正确无误的第一步。

②动态测试（又称连续工作方式）

连续工作方式：以连续脉冲源作为时钟脉冲，用示波器或数字信号显示仪观察波形，来判断输出波形是否与时序图相符。动态测试的主要目的测试电路的频率及稳定特性等。通常时序逻辑电路都必须进行连续工作方式的测试。

2. 触发器特性

触发器是具有记忆功能能存储数字信息的最常用的一种基本单元电路，是构成时序逻辑电路的基本逻辑部件。触发器具有两个稳定的状态：0状态和1状态；在适当触发信号作用下，锁存器和触发器的状态发生翻转，即锁存器和触发器可由一个稳态转换到另一个稳态。当输入触发信号消失后，锁存器和触发器翻转后的状态保持不变（记忆功能）。

四、实验内容与结果

1.测试双D触发器74LS74中一个触发器的逻辑功能

①静态测试（又称单拍工作方式测试）

测试分析要求：按照下页表格测试，并根据实验测试结果填写74LS74的真值表。

测试提示：

在表格中的第一和第二行的测试中反复领会强制置0端CLR（又称复位）和强制置1端PR（又称置位）的强制特性。

在表格中的第三和第四行的测试中利用实验台单脉冲信号源和D输入信号的手动操作反复体验74LS74上沿触发方式的边沿触发器的触发方式的特性。

②动态测试（又称连续工作方式测试）

第二：根据此实验学会用双通道示波器测试和观察三个同步时序波形的方法。

方法:先用双通道示波器测试D端和CLK端波形，并记录D和CLK波形；再用双通道示波器测试D端和Q端波形，在D端和CLK端波形的基础上绘制出（记录）Q端波形，从而实现用双通道示波器测试和观察三个同步时序波形。

注：

Channel0 输入信号D

Channel1 时钟信号CLK

Channel2 输出信号Q

2.用门电路构成门控D锁存器和D触发器电路测试分析触发方式及逻辑功能

用与非门74LS00、反相器74LS04和四2输入与门74LS08按照下图构成触

发器，设计测试方法，写出测试步骤，测试逻辑功能，分析两个不同电路的触发方式，加深对理解触发器的原理。

D触发器工作特性

注：

Channel0 输入信号D

Channel1 时钟信号CLK

Channel2 输入信号CLK’

Channal3 输出信号Q

Channal4 输出信号Q

3.测试双JK触发器74LS73中一个触发器的逻辑功能

仿照实验1测试步骤和方法，设计并写出测试JK负边沿触发器74LS73的逻辑功能方案和步骤，并进行测试、分析和记录测试结果。

提示：

①特别注意74LS73的Vcc和GND端引脚号。

②动态测试JK触发器的逻辑功能时，时钟信号CK和J、K信号的频率分别取3MHz、1MHz和0.5MHz。

测试分析要求：根据实验测试结果分析74LS73JK触发器工作特性，并按照下页表格填写74LS73的真值表。分析动态测试所获得波形图时，特别注意JK 触发器输入信号是否有足够的建立时间和保持时间。建立时间和保持时间的长短可参考教材P68表3.7。

注：

Channel0 时钟信号CLK

Channel1 输入信号J

Channel2 输入信号K

Channel3 输出信号Q

Channel4 输出信号Q

五、问题回答

1.D 触发器74LS74和JK 触发器74LS73的PRE 端和CLR 端各起什么作用，什么电平为有效电平？当74LS74触发器需要实现D n =+1Q 时，PRE 端和CLR 端应接什么电平？

PRE 端：预置信号 CLR 端：清零信号

当PRE 和CLR 同时为低电平时，触发器处于禁止使用状态，PRE 或CLR 不全为低电平时，触发器处于异步状态，PRE 和CLR 全为高电平时处于同步状态 高电平为有效电平。 PRE 端和CLR 都应接高电平

2.74LS74中的D 触发器当时钟脉冲信号CLK 为1、0或下跳且D 输入状态改变时，Q 输出是否跟随改变？为什么？

不改变，D 触发器是上升沿触发翻转的边沿触发电路结构。

3.双稳态触发器的触发方式有几种？本实验中用到了哪几种不同触发方式？

双稳态触发器的触发方式有单端出发式和计数触发式，本实验中这两种均有

用到。

4.常用的触发器按逻辑功能分类有哪几种？

D 触发器，JK 触发器，T 触发器，T ’触发器