4HSiC功率MOSFETs栅介质材料研究详解

电子从半导体发射到介质层。
7
sample B XPS测试结果(a) Si2p, (b) C 1s , (c) 元素组
分比.
2019/12/23
介质材料对MOSFET电学特性的影响—栅极电流密度
漏源电压为10V
漏源偏压不变时，随着栅极电压从负压增加到正压，MOSFET从积累到耗尽再到反型，栅极电流
8
实验表明通过改进氧化工艺如氮钝化可以改善界面特性，在NO/NO2 中退火能提高迁移率至50cm2/Vs，但近导带底界面态密度增加，引起 沟道迁移率降低；在POCl3中氧化退火能提高迁移率至89cm2/Vs，但 由于P掺杂，氧化层陷阱电荷密度增加，阈值电压漂移现象明显；
各种高k介质材料用于替代SiO2以改善界面特性，如：Al2O3，HfO2， AlN，La2O3，Y2O3，Ta2O5，其中Al2O3和HfO2与4H-SiC由于较好的 热稳定性和很高的k值，近年来研究的较多，但由于这两种材料禁带 宽度小，与4H-SiC导带底能量差较小，引起栅漏电流密度增加；
电压漂移。
11
2019/12/23
介质材料对MOSFET电学特性的影响—阈值电压
对相同厚度的不同介质材料，随着界面态密度增加，高k介质有 助于减小阈值电压的漂移程度。
12
2019/12/23
总结
SiC MOSFET因诸多优点具有广阔的应用前景，但因SiC MOS结构 界面态密度高、界面特性差，阻碍了其应用与发展，使用N、P钝化能在一 定程度上改善界面特性，提高迁移率，但阈值电压漂移等可靠性问题，实验 研究表明，相比传统SiO2，利用高k介质或叠层介质能进一步改善SiC MOS 界面特性： 高k介质层有助于降低介质层中的电场和栅极电流密度； 高k介质层能有效抑制阈值电压变化； 对相同数量级的界面态密度，高k介质层能减小阈值电压的漂移量； 高k介质层/SiO2/SiC叠层结构有助于减少衬底间隙原子和氧空位，因此
6
2019/12/23
介质材料对MOS电容电学特性的影响机理
俄歇电子能谱测试结果：(a) sample A and (b) sample B.
MOS结构的SEM图
C.-M.Hasu 和 J.-G.Hwu 实 验 已 经
证 明 ， 在 高 k 介 质 层 和 SiC 之 间 插 入
SiO2缓冲层作为势垒层，能有效阻碍
不同频率下MOS电容的C-V特性：(a) sample A: HfO2 (3.7 nm)/SiO2 (7.5 nm)/SiC, (b) sample B: HfO2 (3.2 nm)/SiO2 (15.5 nm)/SiC, (c) sample C: HfO2/SiC, and (d) sample D: Al/HfO2/ SiO2/Si.
4
2019/12/23
物理模型与计算方法
模拟中使用的器件结构（a）与掺杂分布（b）
物理模型：禁带窄化模型，俄歇复合模型，SRH复合模型，依赖于温度和掺杂浓度 的迁移率模型，碰撞电离模型，依赖于温度和掺杂的载流子寿命模型 载流子统计模型：费米狄拉克
5
2019/12/23
介质材料对MOS电容电学特性的影响机理
密度随着介质常数增加而减小。但随着栅极电压增加，电场增加，且由于高k材料与4H-SiC较小的能2带019/12/23
差（conduction band offset），栅极电流密度增加。
介质材料对MOSFET电学特性的影响—栅极电流密度
300K 时 ， 不 同 厚 度 的 SiO2 和 Al2O3 介 质 层 对 栅 电 流密度的影响：栅 电流密度随着介质 层厚度增加而减小， 对相同厚度的栅介 质层， Al2O3有更小 的栅极电流密度， Al2O3 与 4H-SiC 材 料的导带差较小， 但能有效抑制界面 载流子注入。
9
2019/12/23
介质材料对MOSFET电学特性的影响—阈值电压
阈值电压受介质层材料、类型、厚度、外延层掺杂浓度、界面固定电荷浓度、 器件结构参数（沟道长度、沟道宽度）等影响；对给定的栅介质材料，阈值电压随着 介质层厚度增加而线性增加，但使用高-k材料时，阈值电压的变化受到抑制。
对相同厚度的栅介质材料，阈值电压随着介电常数增加而减小，从SiO2到HfO2， 阈值电压漂移近2.5V，同时引起跨导增加。沟道表面电势分布依赖于栅介质介电常数， 对4H-SiC，随着栅介质介电常数增加，从源极到沟道区和漏极的电场线增加，电势降 低，因此阈值电压降低。
4H-SiC 功率MOSFETs栅介质材料 研究
2019/12/23
主要内容
引言 介质材料及其性质 物理模型与计算方法 介质材料对4H-SiC MOS电容电学特性
的影响机理 介质材料对4H-SiC MOSFET电学特性
的影响 总结
2
2019/12/23
引言
SiC 功率MOSFET具有功率密度大，能有效降低功率损耗，减小系统 成本，在逆变、输电、大功率、高温领域具有广阔的应用前景；
在SiC上利用普通热氧化方法制备SiO2的工艺引入很高的界面态密度， 易引起表面粗糙散射与界面陷阱效应，导致器件可靠性降低：
• SiC介电常数约Hale Waihona Puke BaiduSiO2 的2.5倍，SiC体内发生雪崩击穿时，易导致 SiO2提前击穿；
• SiO2 /SiC结构界面特性差，界面态密度高，导致SiC MOSFET沟 道迁移率下降与阈值电压漂移；
3
2019/12/23
主要的介质材料及其性质
Eoxide oxide = Es s
Vth
4 SEMIkT ln(N A / ni ) 2kT ln( N A ) kT ln( N polyN A ) QOX
COX
q
ni
q
n2 i
COX
gm

dI D dVGS
VDS
const
10
2019/12/23
介质材料对MOSFET电学特性的影响—阈值电压
对每一种介质，在介质层和4H-SiC界面存在的电荷和能量态，如SiO2/4HSiC界面处存在的碳簇，Si、C悬挂键，引起了沟道区电子散射，降低了沟道区电子
迁移率，导致F-N隧穿；同时，SiC/介质层界面处的快态以及固定电荷也会引起阈值