《超大规模集成电路设计导论》第4章：逻辑设计技术PPT优秀课件

10
三、CMOS与或非门: Xabcd
V dd b a
d c
x
a
c
b d
18.10.2020
V ss
11
V dd
(1)a,b,c,d=0,0,0,0 时：βeffp=β’p
a
b
(2)a,b,c,d=1,1,1Fra Baidu bibliotek1时： βeffn=β’n
(3)a,b,c,d有一个为1时：βeffp=2β’p/3
(4)a,b,c,d=1,1,0,0 或
综上所述：
• Vi<Vg-Vt时，MOS管无损地传输信号
• Vi≥Vg-Vt时，Vo=Vg-Vt信号传输有损失，为不使Vo 有损失需增大Vg。
18.10.2020
14
（2）CMOS传输门
为了解决NMOS管在传输时 的信号损失，通常采用 CMOS传输门作为开关使用。 它是由一个N管和一个P管 构成。工作时，NMOS管的 Vi 衬底接地，PMOS管的衬底 接电源，且NMOS管栅压 Vgn与PMOS管的栅压Vgp极 性相反。
p n
C ox
(W L
)
' n
/
2
' p
b
即
p C ox
(W L
)
' p
n C ox
(W L
)
' n
/2
a
W
' p
W n'
n 2 p
0 . 5 2 . 5 1 . 25
即要求p管的沟道宽度比n管大1.25倍以上。
V dd X V ss
18.10.2020
8
二、或非门：X ab
V dd
综合以上情况，在驱动能力最低的工作情况（1）（3），应使：
βeffp=β’p/2=βp ；βeffn=β’n=βn V dd
即： β’p=2β’n
b
T p1
所以 W’p/W’n=2μn/μp
a
≈22.5=5
即要求p管的宽度要比n管宽度大5倍。
T p2 X
T n2 T n1
V ss
18.10.2020
2
设：Vt相同，工作在线性区。
ID 1 S 1 V G V T V M 2 V G V T V D 2 ( 1 )
I D 2 S 2 V G V T V S 2 V G V T V M 2 ( 2 )
ID 1 IS D 2S
13
• Vi〈Vg-Vt时：输入端处于开启状态，设初始时Vo=0， 则Vi刚加上时，输出端也处于开启状态，MOS管导通， 沟道电流对负载电容Cl充电，至Vo=Vi。
• Vi≥Vg-Vt时：输入沟道被夹断，设此时Vo〈Vg-Vt， 则Vi刚加上时，输出端导通，沟道电流对Cl充电，随 着Vo的上升，沟道电流逐渐减小，当Vo=Vg-Vt时， 输出端也夹断，MOS管截止，Vo保持Vg-Vt不变。
c
d
a,b,c,d=0,0,1,1时： βeffn=β’n/2
x
(5)a,b,c,d=0,1,0,1或 1,0,1,0或 0,1,1,0或
a
c
b d
1,0,0,1时： βeffp=β’p/2
V ss
综合以上情况，在驱动能力最低的工作情况（4）（5），应使：
βeffp=β’p/2=βp βeffn=β’n/2=βn 则： W’p/W’n=μn/μp≈2.5
第四章 逻辑设计技术
清华大学计算机系
18.10.2020
1
第一节 MOS管的串、并联特性
晶体管的驱动能力是用其导电因子β来表示的，β值 越大，其驱动能力越强。多个管子的串、并情况下， 其等效导电因子应如何推导？
一、两管串联：
Vd
T1 β1
Vd
Vg
Vg
Vm
Ids βeff
T2 β2 Vs
Vs
18.10.2020
Vd
Vg T1 β1
Vg
T2 β2
Vd Vg
Ids βeff
Vs
Vs
2
2
I D I S D 1 I S D 2 ( S 1 2 )V [ G V T V S V G V T V D ]
2
2
ID S ef[fV G V T V S V G V T V D ]
ef f 12
b
Tp1
a Tp2 X
Tn2 Tn1
18.10.2020
V ss
9
设：或非门的导电因子为：βn1=βn2=β’n βp1=βp2=β’p
(1)当a，b=0，0 时，上拉管的等效导电因子：βeffp=β’p/2 (2)当a，b=1，1时，下拉管的等效导电因子：βeffn=2β’n
(3)当a，b=1，0或0，1时，下拉管的等效导电因子：βeffn=β’n
设：标准反相器的导电因子为：βn=βp
Vdd
Tp
Vi
V0
Tn
18.10.2020
V ss 7
设：与非门的导电因子为：βn1=βn2=β’n βp1=βp2=β’p （1）a，b=1，1时，下拉管的等效导电因子：βeffn=β’n/2 （2）a，b=0，0时，上拉管的等效导电因子：βeffp=2β’p （3）a，b=1，0或0，1时，上拉管的等效导电因子：βeffp=β’p 综合以上情况，驱动能力最低的工作情况是（1）（3），应使： βeffp=βp =β’p ；βeffn=βn =β’n/2
18.10.2020
12
四、CMOS传输门
（1）单管传输门
Vg
Vo/（Vg-Vt）
Vi
T Cl
Vo 1
Vo=Vg-Vt
1
Vi/（Vg-Vt）
一个MOS管可以作为一个开关使用，电路中Cl是其 负载电容。
• 当Vg=0时，T截止，相当于开关断开。
• 当Vg=1时，T导通，相当于开关合上。
18.10.2020
由等效管得：
I D e S [ f V G f V T V S 2 V G V T V D 2 ] ( 4 )
18.10.2020
3
比较（3）（4）得：
eff
12 12
同理可推出N个管子串联使用时，其等效增
益因子为：
eff
1
N1
i 1i
18.10.2020
4
二、两管并联：
同理可证，N个Vt相等的管子并联使用时：
N
eff i
18.10.2020
i 1
5
第二节 各种逻辑门的实现
一、与非门： X a•b
V dd
X b
a
18.10.2020
V ss
6
与非门电路的驱动能力
在一个组合逻辑电路中，为了使各种组合门电路之间能 够很好地匹配，各个逻辑门的驱动能力都要与标准反相 器相当。即在各种工作条件下，各个逻辑门的驱动能力 至少不低于标准反相器的驱动能力。
V G V T V M 2 1 2 2 V G V T V S 2 1 1 2 V G V T V D 2
将上式代入（1）得：
I D 1 1 S 1 2 2 [ V G V T V S 2 V G V T V D 2 ] ( 3 )