数字动态扫描显示电路-课程设计

安康学院电子技术课程设计报告书

课题名称：数字动态扫描显示电路

姓名：张朋

学号：2009222323

院系：电子与信息工程系

专业：电子信息工程

指导教师：张兴辉王庆春

时间：2011—6—23

课程设计项目成绩评定表

设计项目成绩评定表

一、设计任务及要求：

1、设计任务：

设计一个数字动态扫描显示电路，能够使每个数码管按照一定的顺序轮流发光显示。

2、要求：

1．分析设计要求，明确性能指标。必须仔细分析课题要求、性能、指标及应用环境等，广开思路，构思出各种总体方案，绘制结构框图。

2．确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较，并考虑器件的来源，确定可行方案。

3．设计各单元电路。总体方案化整为零，分解成若干子系统或单元电路，逐个设计。

4．组成系统。在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出的规律摆放各电路，并标出必要的说明。

指导教师签名：

年月日二、指导教师评语：

指导教师签名：

年月日三、成绩评定：

指导教师签名：

年月日四、系部意见：

系部盖章：

年月日

课程设计报告书目录

设计报告书目录

一、设计目的 (1)

二、设计思路 (1)

三、设计过程 (1)

3.1、系统方案论证 (1)

3.2、模块电路设计 (2)

四、系统调试与结果 (8)

五、主要元器件与设备 (10)

六、课程设计体会与建议 (10)

6.1、设计体会 (10)

6.2、设计建议 (11)

七、参考文献 (11)

一、设计目的

1、熟悉集成电路的引脚安排。

2、掌握芯片的逻辑功能及使用方法。

3、了解面包板结构及其接线方法。

4、了解数字动态扫描显示电路的组成及工作原理。

5、熟悉数字动态扫描显示电路的设计与制作。

二、设计思路

1、设计振荡电路。

2、设计节拍发生器电路。

3、设计译码器电路。

4、设计整机电路。

三、设计过程

3.1、系统方案论证

数字动态扫描显示电路原理框图如图1所示。

振荡电路

节拍发生器

译码器

数码管

图1数字动态扫描显示电路原理框图

其工作原理为：数字动态扫描显示电路是由固定频率的信号作为节拍发生器的时钟，由它控制节拍发生器各引脚的输出，使各引脚不断地轮流输出高电平影响各位驱动数码管的译码器，只有在和译码器相连的引脚输出为高电平时，此译码器驱动的数码管发光，否则数码管不发光。当各引脚输出高电平的频率达到一定程度时，感觉不到数码管的闪烁，从而保护了数码管并且不会影响数据显示。

3.2、模块电路设计

数字动态扫描显示电路如图2所示

:

图2数字动态扫描显示电路

3.2.1、自激多谐振荡器

如图3所示，振荡器：这里选用门电路构成的多谐振荡器是由4069构成的方波自激振荡器电路，Rt是振荡电阻，Rs是补充电阻，Ct是振荡电容。

图3自激多谐振荡器电路图

工作过程：设非门的阈值电压是U TH 。设在时间t=0，U i1=0，小于U TH ，G 1

门关闭，U o1为高电平V DD ，G2门开通，U o 跃为低电平。这时，U o1的高电平经R t 会对电容C t 充电，随着充电过程的继续，A 点电压按指数上升，同时Ui1也会随着指数上升。当Ui1大于阈值电压U TH 时，G1门开通，Uo 1跃为低电平，Uo 跃为高电平V DD ，Ct 开始放电，随后因为Uo 1跃为高电平而又开始反向放电，这时U i1又以指数规律下降，当小于阈值电压U TH 时，Uo 1又变为高电平V DD 。如此反复就可以输出矩形振荡波。振荡频率为：

)

(2.2/1t t C R f ⨯⨯=故上图振荡电路输出的频率约为250HZ 。3.2.2、节拍发生器

节拍发生器采用

图4是计数器74LS161和译码器74LS42连接

图4计数器74ls161和译码器74ls42连接

当时钟脉冲输入时，计数器开始计数，它的输出端轮流输出高电平，这样可控制与计数器相连的译码器输出，从而控制数码管动态显示数据。

1)74LS161计数器

74LS161是常用的四位二进制可预置的同步加法计数器，如图5

所示

4069

4069

图574LS161的逻辑功能示意图

时钟CLK和四个数据输入端DCBA

清零CR使能CEP，CET数据输出端QD~QA

以及进位输出RCO.(RCO=Q0·Q1·Q2·Q3·CET)，功能如表1所示

输入输出

C K CK L

D EP ET D3D2D1D0Q3Q2Q1Q0

0ФФФФФФФФ0000 1↑0ФФd c b a d c b a 1↑10ФФФФФQ3Q2Q1Q0 1↑1Ф0ФФФФQ3Q2Q1Q0 1↑111ФФФФ状态码加1

表174LS161逻辑功能表

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出QD、QA、QB、QC立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端QD、QB、QC、QA的状态分别与并行数据输入端D，C，B，A的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1