基于MOS管亚阈值特性的模拟译码器

引言
随着电子信息技术的迅速发展，人们对高速、低 功耗的数据通信系统的需求越来越大。目前，以手 机为代表的移动通信用户已可以实现声音、图像和 数据的传输，正朝着更高速的方向发展。在通信系 统中，速度与可靠性是一对矛盾，随着速率的提高， 势必要求在信道中引入更为复杂的编码方案和译码 算法，减少数据在高速传输过程中引起的误码。在 第三代移动通信中，已部分采用了性能良好的Ｔｕｒ－ ｂｏ码编码方案。采用这些新型信道编／译码方法， 是为了在传输时能够接近理论上的信道容量限制，
（Ｃｏｌｌｅｇｅ ｏｆ Ｐｈｏｔｏｅｌｅｃｔｒｉｃ ｌｎ加．ａｎｄ Ｃｏｍｆｉｔ．Ｅｎｇｉｎｅｅｒ．，ＢｅＯｉｎｇ Ｉｎ加，’ｎ．Ｓｃｉ．＆Ｔｅｃｈｎ０１．Ｕｎｉｖ．。ＢｅＯｉｎｇ，１００１０１．Ｐ．Ｒ．Ｃｈｉｎａ；
Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ｔｈｅ Ｃｈｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅｓ，ＢｅＯｉｎｇ，１０００２９，Ｐ．Ｒ Ｃｈｉｎａ）
３ 模拟概率异或门电路
Ｍ５与Ｍ６都接成二极管连接方式，于是有：
根据（１５）式和（１６）式，本文设计了完整的
万方数据
第３期
杨曙辉等：基于ＭＯＳ管亚阈值特性的模拟译码器
４１７
ＣＭＯＳ模拟概率异或门电路，如图２所示。
瓦
Ｆｉｇ．２
图２模拟概率异或门电路 Ａｎａｌｏｇ ｐｒｏｂａｂｉｌｉｔｙ ＸＯＲ ｇａｔｅ ｃｉｒｃｕｉｔ
２００８正
本文利用ＭＯＳ管亚阈值特性，构造了输入输 出均为电流信号的模拟电流型乘法器，通过变形，设 计了模拟概率计算电路。以此为基础，采用ＣＭＯＳ 工艺，通过晶体管级的模拟电路设计，构造了新型的 （５，２，３）网格码模拟译码器。该译码器主要由具有 二级流水线结构的模拟输入接口电路、概率译码计 算网络电路、输出接口电路等组成。用ＨＳＰＩＣＥ进 行模拟验证，对译码器的性能进行了分析。本文设 计方法也适用于设计Ｔｕｒｂｏ码和ＬＤＰＣ码的模拟 译码器。
对图２中模拟概率异或门电路，采用ＨＳＰＩＣＥ 中的０．６肛ｍ工艺进行模拟验证。ＭＩ－－－Ｍ６为工作 在亚阈值模式的ＮＭＯＳ管，设置相同的工艺参数， Ｗ／Ｌ＝８．５／盟ｍ／１．２／ｚｍ，阈值电压为Ｖｒ—ｏ．６５ Ｖ。 Ｍ５、Ｍ６为二极管连接方式，输入电流ｋ和ｋ。 Ｍ７一－Ｍ１２组成两对ＮＭＯＳ电流镜，分别作为电流 ｋ和Ｌ。的输入接口电路；四个晶体管的工艺参数相 同，Ｗ／Ｌ＝９／比ｍ／１／ｚｍ。Ｍ１３～Ｍ１８组成两对 ＰＭＯＳ管电流镜，参数相同，Ｗ／Ｌ一１２／，ｍ／１．２ ｐｍ。 作为电流ｂ和ｊ，１的输出接口。
彘＝矗
㈣Ｖ纠
ｋ＋Ｉ乩Ｐ惫＋赢
比较（３）式和（４）式，可知：
争：—孥
、 （ｕ５’）
？ｌ∞ｌ的七ｌ缸
即：
丽 Ｉ，－－≠磐
（妯６’）
同理可得：
护撬
（７）
Ｌ＝撬
（８）
Ｌ“：一粤蕊单
（ｕ９’）
由图１，可得；
ｋ气＋Ｌ＝撬＋撬（１０） ｋ—Ｌ＋厶一撬＋撬（１１）
ｂ＋ｈ＝Ｉｏｏ＋Ｌ１
（１２）
将（１０）式的两边除以（１２）式，得到：
收稿日期：２００７—０９－２６；定稿日期：２００７—１２—０４ 基金项目：国家自然科学基金资助项目（６０５０１００７）；北京市教委科技项目（ＫＭ２００５１７７２００７）；北京市委组织部优秀人才项目
（００４２Ｄ０５００７０５）；北京市中青年骨干教师项目（０７６６００１３）
万方数据
４１６
杨曙辉等：基于ＭＯＳ管亚阈值特性的模拟译码器
更好地利用信号功率和信道带宽。但是，对于Ｔｕｒ－ ｂｏ码和低密度奇偶校验码（ＬＤＰＣ）等高性能码，在 进行译码时，一般采用迭代算法。这需要很大的计 算功率，计算的复杂性使得在给定功率情况下很难 用传统的数字电路设计方法实现。因此，需要研究 新型信道译码器的设计方法。
利用模拟电路实现数字通信中的信道译码是近 年的研究方法之一［Ｉ引，其核心思想是充分利用，而 不是排斥晶体管器件固有的非线性物理特性，体现 了进行集成电路设计时对事物认识辨证考虑的思 想。与相应的数字电路实现相比，模拟译码器在速 度或功耗上至少改善了１～２个数量级，而且芯片面 积和结构的复杂性也降低了很多。
ｂ：ｋ ｆ孚）已掣
（１）
、Ｌ，
利用指数特性，可以构造模拟电流型乘法器电
路［５］。根据（１）式，对模拟电流型乘法器电路进行
变形，可构造如图１所示的模拟概率计算电路。
图１亚阈值模拟电流型乘法器变形电路 Ｆｉｇ．１ Ｍｏｄｉｆｉｅｄ ｃｉｒｃｕｉｔ ｆｏｒ ｓｕｂｔｈｒｅｓｈｏｌｄ－ｂａｓｅｄ ｃｕｒｒｅｎｔ－
万方数据
４１８
杨曙辉等：基于ＭＯＳ管亚阈值特性的模拟译码器
译码器，还是目前研究的模拟译码器，其整体结构通 常都是由三部分电路组成：输入接口电路、译码电 路、输出接口电路。本文设计了如图５所示的（５， ２，３）网格码新型模拟译码器。接口电路部分不含 ＡＤＣ及ＤＡＣ等模拟电路与数字电路接口常见的电 路形式。Ｍｃｌ～Ｍｃ６为与图２类似的概率计算模块 电路，通过互连构成译码电路，不含数字电路中的逻 辑门单元及数字存储器，仅利用模拟电路中ＭＯＳ 管的非线性特性实现概率译码计算。整个模拟译码 器电路类似于特殊形式的模拟电路滤波网络：直接 输入解调器输出的包含数字信息的基带模拟信号， 经过模拟译码网络进行概率计算后，输出经过译码 只包含有效信息并经过判决的数字信息，可直接送
ｎＡ，脉宽１弘ｓ，频率５００ ｋＨｚ，厶１一厶一ｋ。图３和
喜｛二工二［二［］二口 图４为瞬态响应模拟结果。
蓦善：：口［二］口二Ⅲ］二二［［：口：口：二Ⅱ：口］
蓦 《·ｏｉ： ～一。［？—口 ———］——］—１—一工。‘—工？一…［一—［？。［’口 一一．‘ １
蓦。口 ：［＝＝二］ ：Ｃ＝＝ｌ ：［ｊ
码信号是同步的。为了便于观察概率异或计算的瞬
态响应模拟结果，这里用电流脉冲源作为输入的概
率电流信号，代表“软比特”信号序列，进行模拟验
证。设置恒流源Ｌ－－－－２０ ｎＡ，电流脉冲源ｋ为幅度
２０ ｎＡ，脉宽０．５弘ｓ，频率１ ＭＨｚ，ｋ—Ｌ—Ｉｏｏ（使输
入信号对满足概率论的要求）。同样设置另一路输
入，恒流源Ｉｂ＝２０ ｎＡ，电流脉冲源ｋ为幅度２０
ｍｏｄｅ ａｎａｌｏｇ ｍｕｌｔｉｐｌｉｅｒ
图ｌ中，Ｍ１～Ｍ６是工作在亚阈值状态的 ＮＭＯＳ管，由（１）式可知：
如＝‰。（≠）．ｅ‘％ｔ一、Ｖ帆，ｉ＝１，…，６（２）
设Ｍ１与Ｍ２、Ｍ３与Ｍ４、Ｍ５与Ｍ６具有相同的工
艺参数和宽长比，根据（１）式及图１电路，则：
２南 丢一丽１１ ｋ Ｉ。＋Ｌ 》．》
（３）
●●
１．０
２Ｊ
，Ｊ
●■，Ｊ
●Ｊ
ⅣＬ瑾
图４ ｂ的瞬态响应模拟结果 Ｆｉｇ．４ Ｓｉｍｕｌａｔｅｄ ｔｒａｎｓｉｅｎｔ ｒｅｓｐｏｎｓｅ ｏｆ ｈ
从图中可以看出，（１５）、（１６）式成立。说明该电 路可以电流的形式完成概率异或计算。
４（５，２，３）网格码模拟译码器
信道译码器一般都与接收机的解调器级联，解 调器的输出是信道译码器的输入。由于解调器输出 的信号是去除载波以后包含数字信息的模拟信号， 因此，在一般以数字电路方式实现的信道译码器中， 先要把这个模拟信号通过硬判决电路转换为数字电 路能够接收的数字信号，再送入数字译码电路，译码 完成后，送入后级数字信号系统。无论传统的数字
第３８卷第３期 ２００８年６月
微电子学 Ｍｆｃｒｏｅｌｅｃｔｒｏｎｉｃｓ
Ｖ０１．３８。Ｎｏ．３ Ｊｕｎ．２００８
基于ＭＯＳ管亚阈值特性的模拟译码器
杨曙辉，仇玉林 （北京信息科技大学光电信息与通信工程学院，北京１００１０１；中国科学院微电子研究所，北京１０００２９）
摘要： 利用ＭｏＳ管亚阈值特性，构造了输入输出均为电流信号的模拟乘法器；经过变形，设计
了模拟概率计算电路。以此为基础，通过晶体管级的模拟电路设计，构造了新型的网格码模拟译码
器，给出了模拟译码器的译码性能。模拟结果表明，在速度一定的条件下，与采用数字电路实现的
概率译码器相比，该模拟译码器在功耗和芯片面积上至少减少了一个数量级。
关键词： 亚闽值；模拟译码器；网格码；概率译码；Ｔｕｒｂｏ码
识，可设：户（ｆｏ）＝竽（表示ｆ＝ｏ的概率），同理，设 Ｊ，
ｐ（口ｏ）；鲁，ｐ（ｂｏ）一鲁，户（口１）＝鲁，户（６１）一鲁，
代人（１４）式，可得：
ｐ（ｆｏ）＝ｐ（ａＯ）ｐ（ｂＯ）＋ｐ（ａ１）ｐ（ｂ１） 同理，可从（１１）式得出：
由（ｆ１）＝Ｏ（ａＯ）ｐ（ｂ１）＋ｐ（ａ１）痧（６０）
（１５） （１６）
wk.baidu.com
２模拟概率计算电路
ＣＭＯＳ电路一般具有低功耗的特性，工作电流
通常是在ｐＡ数量级。当ＭＯＳ管的栅源电压低于 阈值电压，ＭＯＳ管并不会马上处于关断状态，而是
进入弱反型的亚阈值模式，此时，它的工作电流可能
会减小到肛Ａ以下。同时，ＭＯＳ管的漏极电流与栅
源控制电压之间，将具有类似于双极型晶体管的指
数关系特性［４］：
模拟结果表明，当ＭＯＳ管的％＝５５０．００ ｍＶ
时，厶一２０．０３６’ｎＡ。选择概率计算的电流为２０ ｎＡ，即如果概率值为１，则输出电流值为２０ ｎＡ；如 果概率值为ｏ，则使输出电流值小于２ ｐＡ。
由于实际输入概率门电路的电流信号在信道解 码电路中对应于信道编码信号的“软比特”信号，因
此，概率门的２对输入信号与接收到的“软比特”编
Ａｂｓｔｒａｃｔ： Ａｎ ａｎａｌｏｇ ｍｕｌｔｉｐｌｉｅｒ ｂａｓｅｄ ｏｎ ｔｈｅ ｓｕｂｔｈｒｅｓｈｏｌｄ ｃｈａｒａｅｔｅｒｉｓｔｉｃｓ ｏｆ ＭＯＳ ｔｒａｎｓｉｓｔｏｒｓ ｗａｓ ｐｒｅｓｅｎｔｅｄ， ｗｈｉｃｈ ｉｎｐｕｔ ａｎｄ ｏｕｔｐｕｔ ｃｕｒｒｅｎｔ ｓｉｇｎａｌｓ．Ａｎｄ ａｎ ａｎａｌｏｇ ｐｒｏｂａｂｉｌｉｔｙ ｃｏｍｐｕｔａｔｉｏｎ ｃｉｒｃｕｉｔ ｗａｓ ｄｅｓｉｇｎｅｄ ｂｙ ｃｈａｎｇｉｎｇ ｔｈｅ ｍｕｌｔｉｐｌｉｅｒ．Ｂａｓｅｄ ｏｎ ｔｈｅ ｃｉｒｃｕｉｔ，ａ ｎｏｙｅｌ ａｎａｌｏｇ ｄｅｃｏｄｅｒ ｏｆ ｔｒｅｌｌｉｓ ｃｏｄｅ ｗａｓ ｃｏｎｓｔｒｕｃｔｅｄ．Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｓｈｏｗｅｄ ｔｈａｔ，ｆｏｒ ｔｈｅ ｓａｍｅ ｂｉｔ ｒａｔｅ，ｂｏｔｈ ｔｈｅ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ａｎｄ ｃｈｉｐ ａｒｅａ ｏｆ ｔｈｅ ａｎａｌｏｇ ｄｅｃｏｄｅｒ ｗｅｒｅ ｒｅｄｕｃｅｄ ａｔ ｌｅａｓｔ ｂｙ ａｎ ｏｒｄｅｒ ｏｆ ｍａｇｎｉｔｕｄｅ。ａｓ ｃｏｍｐａｒｅｄ ｔｏ ｄｉｇｉｔａｌ ｄｅｃｏｄｅｒ． Ｋｅｙ ｗｏｒｄｓ： Ｓｕｂｔｈｒｅｓｈｏｌｄ；Ａｎａｌｏｇ ｄｅｃｏｄｅｒ；Ｔｒｅｌｌｉｓ ｃｏｄｅ；Ｐｒｏｂａｂｉｌｉｔｙ ｄｅｃｏｄｉｎｇ；Ｔｕｒｂｏ ｃｏｄｅ ＥＥＡＯＣ： ２５７０Ｄ
Ｏ口
ｌ口
２０
，Ｏ
●口
，口
＾ｐ
ｔ，Ｉ埠
图３‰的瞬态响应模拟结果
≥口二二Ｉ＝二［口二二］ Ｆｉｇ．３ Ｓｉｍｕｌａｔｅｄ ｔｒａｎｓｉｅｎｔ ｒｅｓｐｏｎｓｅ ｏｆ ｋ
《”ｒ…———＿一一。１ § §喜： ：：［口口］二 口］］］］二 皿Ⅱ工 ：［［二 工［Ｉ【工＝二 ［Ⅱ［［口］］
皋。｛』二＝＝＝二］：Ｃ＝］：Ｃ＝］ｉ
中图分类号：ＴＮ４３２
文献标识码：Ａ
文章编号：１００４—３３６５（２００８）０３一０４１５一０５
Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ａｎａｌｏｇ Ｄｅｃｏｄｅｒ Ｂａｓｅｄ ｏｎ Ｓｕｂｔｈｒｅｓｈｏｌｄ
Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＭＯＳ Ｔｒａｎｓｉｓｔｏｒｓ
ＹＡＮＧ Ｓｈｕｈｕｉ，ＱＩＵ Ｙｕｌｉｎ
彘＝（彘）（彘）＋’ ｂ＋ｈ ＼Ｌ＋Ｌ－八ｋ＋厶－／’ （彘）（彘）㈣，
设：Ｉｆ一－－－Ｉｉｏ＋ｈ，Ｊ４一匕＋Ｌ１，厶一ｋ＋Ｌｌ，则：０＝ １４，代入（１３）式，得到：
弩一（鲁）（鲁）＋（鲁）（鲁） ｃ，４，
针对（１４）式，不妨做一个定义：对于口、ｂ、ｆ，在 表示下标的同时，设口、ｂ、ｆ∈ＧＦ（２），即都是二进 制布尔变量，取值可为０或为１。ａ０表示ａ＝０，ａｌ 表示ａ＝，以此类推。根据这个定义，由概率论知
文献［６］中概率异或门电路的缺点主要有两方 面：一是采用双极型晶体管实现，虽然速度方面有所 提高，但与ＣＭＯＳ数字电路不易兼容；二是在电路 实现上没有严格考虑概率门电路在输入、输出中要 保证每一对信号之和为常数，才能使概率计算有意 义。在文献［－７７中，Ｈａｇｅｎａｕｅｒ也希望通过构造模块 化电路实现模拟信道译码器，但采用的是电压对数 似然的方法，在译码时利用最大似然对数算法，并没 有利用实数概率计算。一方面，电路结构复杂，电路 中含有多个电阻等无源器件；另一方面，采用Ｂｉ－ ＣＭＯＳ，工艺相对复杂。