信号与电源完整性分拆与设计-李玉山第1讲
西电电路基础电路教案公开课一等奖优质课大赛微课获奖课件
返回本章目录
第6页
1.1 引言
西安电子科技大学电路与系统多媒体室制作
1、 集中参数电路(lumped circuit)与分布参数电路(distributed circuit)
假如实际电路几何尺寸l 远小于其工作时电磁波波 长λ，能够认为传送到电路各处电磁能量是同时到达， 这时整个电路能够当作电磁空间一个点。
1.2 电路变量
西安电子科技大学电路与系统多媒体室制作
3、功率计算
利用前面两式计算电路N消耗功率时，
①若p>0，则表示电路N确实消耗（吸取）功率；
②若p<0，则表示电路N吸取功率为负值，实质上 它将产生（提供或发出）功率。
由此容易得出，当电路Nu和i关联（如图a），
N产生功率公式为
p(t) = - u(t) i(t)
（2）而对于电视天线及其传播线来说，其工作频率为108Hz数 量级，如10频道，其工作频率约为200MHz，相应工作波长为 1.5m，此时0.2m长传播线也是分布参数电路。
第 1-7 页
前一页
下一页
返回本章目录
第7页
西安电子科技大学电路与系统多媒体室制作
1.1 引言
2、 线性电路(linear circuit)与非线性电路(nonlinear circuit)
第 1-2 页
前一页
下一页
返回本章目录
第2页
西安电子科技大学电路与系统多媒体室制作
1.1 引言
3、 实际电路功效 实际电路种类繁多，功效各异。电路主要作用可 概括为两个方面：
① 进行能量传播与转换；
如电力系统发电、传播等。
②实现信号传递与处理。
如电视机、通信电路等。
第 1-3 页
04第四讲阻抗测试原理
电源供电轨道的塌陷与电源分布系统阻抗有关
降低阻抗
最大的EMI根源是流经外部电缆的共模电流
可通过电缆周围的铁氧体扼流圈来增加共模电流路径阻抗， 从而减小共模电流大小，降低共模电流的辐射效应
12
射频电路测试原理 清华大学电子工程系 李国林 雷有华 2012年春季学期
阻抗是解决信号完整性问题的核心
阻抗不仅可以用来描述与信号完整性相 关的问题，而且还可以用来得到信号完 整性问题的解决方案和设计方法…1
为了把物理系统设计成为我们希望的最
佳性能，需要把设计的物理结构转化为
等效的电路模型，之后用电路仿真器进
行仿真和性能预测。因此需要对阻抗进
行建模，阻抗测量是阻抗建模的最基本
实际器件都有寄生效应，因而它们的行为必 然受到寄生效应的影响
或者说，所有器件的测试都是有限制的
确定的频率、温度、湿度、偏置…
24
射频电路测试原理 清华大学电子工程系 李国林 雷有华 2012年春季学期
你买来的根本就不是一个电容
频率测试中必须考虑的最关键因 素之一
实际的电容
二阶RLC模型
一阶电容模型
电阻、电容、电感、传输 线、…
Only real devices can be
10
measured, and only ideal
elements can be calculated or
simulated
1
0.5
10MHz
14
射频电路测试原理 清华大学电子工程系
100MHz
1GHz
李国林 雷有华 2012年春季学期
capacitive
信号完整性培训2
f(t)可以理解为直流c0加上各次nω1谐波分量，每个分量 幅度为 cn an2 bn2 ；初相为φn。 从而，傅里叶级数(FS)给出时域f(t)的频域展开式——
f (t ) cn cos n1t n
n 0
(★)
11
(3) DFT──长度为N离散序列f(n)正反变换为
24
图2.9 将图2,8放大。 对于1GHz理想方波，依次叠加各次谐波生成的 时域波形：首先是0次谐波和1次谐波，再加上3次谐波，7次谐波，第19 次谐波，最后一直加到第31次谐波
25
2.6 理想方波作基准的一般信号带宽
一般信号的最高有效分量是指——有某个频率点， 高于这点的信号谐波分量幅度比理想方波中相应频率 的幅度小到某种程度，例如常用的 3dB ，即功率下降 50%或电压降至70%。 下面，对比一下时钟频率都为１ GHz 的理想方波与 梯形波时钟信号的情况，其基波都为１ GHz 的正弦波 频率。
13
▲ DFT——如果时域波形具有周期性，且可以 用一系列离散点采样值加以表征，则称作时域周期 离散函数。对应于频域也是离散周期函数。这就是 离散傅里叶变换 (DFT) ，对应的快速算法称之为 FFT。真正做的时候是用FFT/IFFT完成的。
14
等价
图2.4 (上)1GHz时钟在时域的单个周期 ；(下)经DFT变换后的频谱
。一个任意的短脉冲，都可用傅里叶积分变换到频域。
傅里叶积分是在整个时间轴上从-∞到+∞积分，得到的结 果是从零频率到+∞频率上连续的频域函数。 ▲ FS——一个时域的周期函数，展开为频域中多个离散 正弦函数之和，所谓的傅里叶级数(FS)展开式。
这就是在下面实际分析问题时用到的概念：一般信号波
时域频域分析机理
时域频域分析机理姓名陈凯学号104972103056院系信息工程学院专业通信与信息系统班级信研1006提交时间：2011 年 6 月20 日目录摘要 (1)1引言 (2)2 时域频域概念 (3)2.1 时域 (3)2.2 频域 (4)3 时域频域的关系 (5)3.1 傅里叶变换 (5)3.2 信号的频谱 (7)3.3 傅里叶逆变换 (9)4 信号带宽 (11)4.1 带宽与上升时间 (11)4.2 带宽与时钟频率 (15)4.3 实际信号的带宽 (16)4.4 测量的带宽 (18)4.5 模型的带宽 (19)4.6 互连线的带宽 (21)5 参考文献 (23)时域频域分析机理摘要：时域和频域作为信号的基本性质，从不同方式来分析信号。
时域相对比较熟悉，频域则非常有助于理解和掌握许多信号完整性效应，两者之间可通过傅立叶变换相互转换。
而上升时间和带宽，前者是时域中的术语，后者是频域中的术语，它们是紧密联系的。
关键词：时域频域上升时间带宽Abstract：Time domain and frequency domain as the basic nature of the signal from the different ways to analyze the signal. Relatively familiar with the time domain, frequency domain is very helpful to understand and master the many effects of signal integrity between the two can be FFT conversion. The rise time and bandwidth, the former term is the time domain, frequency domain, which is the term, they are closely linked.Keyword：Time Domain Frequency domain Rise time Bandwidth1引言在高速信号完整性分析中，可以从时域和频域两个不同的角度去分析。
信号与电源完整性分拆与设计-李玉山第7讲
信号及电源完整性分析与设计[Chapter7]第七讲传输线设计及接地、过孔分析西安电子科技大学电路CAD研究所 李玉山17.0引言美国90％工程师按传输线设计互连。
说到底，传输线 是一种场的简化概念！关注的是互连的阻抗、时延和信号 的波形！ 准确分析高速互连的SI，要从认识传输线开始！ 传输线三种阻抗万变不离其宗，仍是阻抗的基本定义 。
只不过将传输线始端的输入阻抗简称为阻抗；将信号随 时遇到的及时阻抗称为瞬时阻抗。
如果在信号前进过程中 ，传输线的横截面，包括信号路径与返回路径几何结构都 不变的均匀传输线，则称其为特性阻抗。
2一般的传输线都是由两条有一定长度的导线组成。
图7.1给出传输线概念的本质特点，把一条称为信号 路径，另一条称为返回路径。
图7.1 传输线由任意两条有一定长度的导线组成。
其中一条标记为 信号路径，另一个为返回路径3一种糊涂认识：线电阻怎么是50Ω？是并联还是串联？ 注意，这里应是阻抗而非电阻！ 传输线的两个重要特征：特性阻抗和时延(低速场合均被忽略而已)，说的都是：传输线对信号的作用。
理想传输线模型 (彻底的分布式)性能与实际互连实测性 能更加吻合；模型带宽相当高。
理想传输线也可以用R-LG-C集总参数组合近似。
理想传输线是仿真工具箱中的一种新的电路元件，用于 仿真效果较好，但电路概念不够简明易懂。
47.1返回路径不同于“接地”以往我们简单地将“地”当作传输线返回路径。
信号完整性设计中，最忌讳的就是滥用“地”这一名词。
应习惯于把其他导体看作是返回路径。
事实上，中央 “ 地 ” 已经难觅，更多的是本地“地”。
电源布线主要考虑SSN，不要让多个返回路径形成“大 合唱”。
理想情况下每个信号都有单独的返回地路径。
即 使一般情况下信号与地引脚比率为8:1(认为电源引脚数=地引脚数)；超高速互连则要求这一比率为2:1。
5信号完整性的许多问题，源自返回路径设计不当。
要认真设计信号之外其他路径的几何形状 (它影响特性阻抗和耦合等)。
SI
0.6 信号完整性测量技术
测量工具也可以分为三类测量仪器：阻抗分析仪；矢量网络 分析仪(VNA)以及时域反射计(TDR)。 阻抗分析仪测量电压/电流比=阻抗。 频率从 100Hz 到 40MHz。 有四个接头，一对接头产生流过被测器件(DUT)的正弦波电流， 第二对接头测量被测器件(DUT)的正弦电压。 矢量网络分析仪在频域工作。每个接头或端口发出一个正弦 电压，频率范围从几 KHz 到 50GHz，在每个频率点测量入射电压 的幅度与相位以及反射的幅度和相位。 时域反射仪(TDR)在时域工作。发射快速上升的阶跃信号， 上升边为 35ps 到 150ps，然后测量反射的瞬态幅度。
高速电路与系统互连设计中
信号完整性(SI)分析
李玉山
西安电子科技大学电路CAD研究所
0.0 信号完整性含义
英文中的人格完整性(personal integrity)，指正直、忠 诚、完美。中文没有，但可以对“完整”这一词义加以类比。 其他还有电源完整性、数据完整性、热完整性等。 信号完整性(SI)，是指信号电压(电流)完美的波形形状及 质量。由于物理互连造成的干扰和噪声，使得连线上信号的波 形外观变差，出现了非正常形状的变形，称为信号完整性被破 坏。信号完整性问题是物理互连在高速情况下的直接结果。 信号完整性强调信号在电路中产生正确响应的能力。
●有损传输线引起数据完整性(DI)问题 有损传输线引起上升边退化，从而引起符 号间干扰或ISI，造成数据不完整问题。 当频率大于1GHz时，介质损耗的增长与频 率成正比，而导线损耗与频率的平方根成正 比(注意此处的自变量为频率)。 FR4的介质损耗对当传输10inch后，上升边 将增加到100ps。
信号完整性(SI)可以泛指由互连线引起的所有信
信号与电源完整性分拆与设计-李玉山第5-6讲
信号及电源完整性分析与设计[Chapter5/6]第五、六讲电容/电感、趋肤与导磁率西安电子科技大学电路CAD研究所李玉山15.1电容、介电常数及去耦效力Q C = V电容的静态定义为： (5.5)二平行板间距为h，面积为A，电容量C0为下式(很好理解)：C0 = ε0其中：C0 0.225pF/in单位pF； ε0 自由空间介电常数，0.089pF/cm或A h(5.5 a)如果介质不是空气，则在 ε0 前再乘以下表的2εr。
材料 空气 特氟纶 聚乙烯 BCB材料 聚四氟乙烯 聚酰亚胺 GETEK材料 双马来酰亚胺三嗪玻璃 石英 杜邦卡普顿 FR4玻璃纤维板 玻璃陶瓷 钻石 氧化铝 钛酸钡 水(相对)介电常数ε(εr) 1 2.1 2.3 2.6 2.8 3.4 3.6～4.2 3.7～3.9 3.8 4 4～4.5 5 5.7 9～10 5000 803图5.3互连中常用的绝缘材料的介电常数 (相对)介电常数 记介质为空气时的电容量C0、介质为某绝缘材料时的 电容量为C，则：C εr = C0(5.6)其中，εr 为相对介电常数。
实际板的电容为： A w× L C = ε rε 0 = ε rε 0 h h(5.6a)FR4板50Ω微带线的w/h=2，单位长度L的电容约为3.5pF/in。
4有效介电常数如果未被介质完全包裹，则电力线感受到不同介电常数的组合效果。
如图5.10的微带线，导体周围的介质，上面是空气， 下面是另一种介质。
图5.10 微带线一部分电力线穿过空气，一部分穿过介质。
有效介电 常数就是空气与介质介电常数的组合5这就是有效介电常数εeff 。
记导体周围为空气时的单位长度电容为C0； 若 导 体 周 围 为 实 际 介 质 情 况 时的单位长度电容为Cfilled，则有效介电常数为：ε eff =C filled C0(5.18)6 电容去耦能力(时间)评估 稳压系统中除了稳压器之外，常用三种去耦滤波电容 器: 体电容器、SMT电容器、平面电容(电容量很小)。
信号完整性-15~16差分
11.3
无耦合时的差分阻抗
差分信号感受到的阻抗，即差分阻抗,电压与电流的比。 假设差分对两条线间不存在耦合(一种理想的假设，实 际并不存在)。为了使耦合降到最小，假定两条线足够远， 例如，线间距至少有线宽的 2 倍。 每条线的单端特性阻抗 Z0 为 50Ω。流经信号传输线与 返回路径之间的电流为：
图 11.7 差分对远端接收的差分信号。差分对末端有端接，并且差 分对之间没有耦合。使用安捷伦 ADS 仿真得到
从信号线始端看进去，对每个驱动来说，信号线的特性 阻抗都是 Z0。 两信号线间的等效阻抗，称之为差分阻抗，是串联阻抗 (分析问题的另一个角度)： (11.7)
式中： Zdiff 两信号线间的等效阻抗，即差分阻抗 Z0 每条信号线与返回路径间的阻抗
差分信号的缺点： 存在导致 EMI 的潜在内因。一旦共模分量出现，可能 使输出(驱动)到外部双绞线上产生 EMI 问题。 与单端信号传输相比，传输需要两倍数量的信号线。 需要理解新原理和设计规则，设计复杂程度增加。 10 年前，不到 50%采用了可控阻抗互连传输线，现在超 过 90%(美国)。如今不到 50%的电路板用了差分对，在未来 几年，90%的电路板会用差分设计(还是美国)。
图 11.8 差分对每条信号与返回路径间阻抗及两线间的阻抗
有两个因素使问题变得复杂： 第一、两线间耦合的影响； 第二、共模信号的作用以及它的产生与控制。
11.4
耦合的影响
图 11.9 单位长度负载电容 CL、单位长度 SPICE 对角线电容 C11 及 耦合电容 C12 变化情况。Ansoft 的 SI2D 仿真
如图 11.5 所示，一差分对传输差分信号。线 1 信号从 0V 到 1V 跳变，线 2 信号从 1V 到 0V 跳变。这两个信号传播 时线上电压的分布。
DDR拓扑分析
DDR拓扑分析作者：沙卓烜来源：《电子技术与软件工程》2015年第17期摘要随着计算机技术的的迅猛发展，DDR的技术也得到了广泛的应用，从而由于PCB板设计时因拓扑结构的使用不当，因而往往严重导致信号完整性产生的问题造成困惑，本文通过hyperLynx仿真软件来进行多种拓扑结构比对，具体分析拓扑结构中各个分支长度以及对匹配电阻位置对信号的所造成的影响，为最初的pcb拓扑方式作出相应的指导，以减少困惑，节省时间。
【关键词】DDR 拓扑 fly-by T结构1 引言DDR（Double Data Rate SDRAM）称“双倍数据流SDRAM”，采用的是双边沿采样，假设采样时间是400MHZ，则双边沿则是800Mb/s。
随着现代技术的不断发展，内存的传输速率也随之快速提升，从而信号完整性问题也越来越受到关注。
同电路的设计在不同的产品中，由于PCB实现的差异而导致产品的调试难度也会不同，调试的时间也会不同，从而严重影响产品投入到市场的时间。
而DDR在如今的使用却是非常的广泛，由于设计人员的经验差异，没有根据实际情况选取正确的拓扑方式，从而延长了开发周期时间。
为此本文将对DDR的拓扑结构做出相应的分析。
2 DDR总线架构DDR 总线包括数据信号（DQ），时钟信号（CLK），数据选通信号（DQS，DQ Strobe），地址总线和控制总线；其中DQ/DM/DQS采用的是点对点的连接，不需要采用拓扑方式连接，其中地址线、时钟线、控制性、命令线都需要进行多点互联的方式进行连接。
因此，会由于阻抗不匹配而产生反射现象，从而需要进行拓扑和匹配电阻来减小反射的现象。
3 拓扑结构在DDR中比较常用的拓扑方式主要有T型和FLY-BY两种方式。
T型结构包括树形结构与星型结构，它的拓扑特点是每个分支的接收端负载和走线长度尽量保持一致，这种拓扑结构可以确保不同接收端没有skew，在多负载的情况下可以有效的避免时钟，地址和控制信号不同步的问题。
信号完整性(SI)分析-15~16差分对与差分阻抗
图 11.6 差分电路和差分对的远端接收信号。差分对互连末端没有 端接(terminated)，并且差分对之间没有耦合。使用安捷伦(Agilent) 的 ADS 仿真得到(差分对中的反射噪声)
消除反射的方法是在两条信号线末端跨接端接匹配电 阻。阻值为 R = term Zdiff=2 × Z0。加入 100Ω端接后，接收端 呈现出很好的差分信号(蓝色)，如图。
使输出(驱动)到外部双绞线上产生 EMI 问题。 与单端信号传输相比，传输需要两倍数量的信号线。 需要理解新原理和设计规则，设计复杂程度增加。 10 年前，不到 50%采用了可控阻抗互连传输线，现在超 过 90%(美国)。如今不到 50%的电路板用了差分对，在未来 几年，90%的电路板会用差分设计(还是美国)。
根据阻抗的定义，差分信号的阻抗为：
(11.6)
式中：Zdiff 信号线对于差分信号的阻抗，即差分阻抗 Vdiff 跳变差分信号电压 Ione 流经每条信号线与其返回路径间的电流 Vone 每条信号线与其邻近返回路径间的电压 Z0 单端信号线的特性阻抗
差分阻抗是单端信号性阻抗的 2 倍。如果单端信号线的 特性阻抗是 50Ω，差分(特性)阻抗就是 2×50Ω=100Ω。
4. 因为每个信号都有自己的返回路径，所以差分信号 通过接插件或封装时，不易受到开关噪声的干扰。(此时差 分信号两根线互为返回路径，没有公用路径)
5. 使用价格低廉的双绞线即可实现远距离传输。 6. 和 PDS 的电源、地实现有效隔离。
差分信号的缺点： 存在导致 EMI 的潜在内因。一旦共模分量出现，可能
图 11.10 单位长度回路自感 L11、互感 L12。Ansoft 的 SI2D 仿真
两线间距小，耦合 C12/CL 或 L12/L11 就强。但最大耦合度 也不到 15%。间距大于 15mil(3 倍线宽)时，耦合度降到可 以忽略的 1%。
电路分析基础 第一章 课件
吸收5W功率
负载性
电路变量 电流、电压、功率
例 计算图中各元件吸收的功率
3A -5A
－
2V -2V ＋ -3A 4V
(a)
(b)
(c)
Pa = ( 2V) × ( 3A) = 6W
Pb = ( -2V) × ( -3A) = 6W
Pc = (4V) × ( -5A) = -20W
当计算功率数值完毕之后，我们要根据其定义的关联方向 结合数值符号来确定是器件是吸收功率还是提供功率。
电阻元件 (resistor)
电阻器 晶体二极管 常用的各种二端电阻器件
电阻元件 (resistor)
电阻元件是从实际电阻器抽象出来的模型，只反 映电阻器对电流呈现阻力的性能。 欧姆定律定义
R = u (t ) / i (t ) u (t ) = Ri (t )
i R
+
u
-
电阻单位：欧(姆) 符号: Ω 令 G = 1/R
A + US1 _ U1 _ U2 U3
U AB = U 2 + U 3
U AB = U S 1 + U1 − U S 2 − U 4
B
US2 +
U4
基尔霍夫定律
例 U1 + U2 _ + Us
_
+
+
a
推广 KVL 不 仅 适 用 于 回 路 ， 还 可以推广应用于任何一个假 象闭合的一段电路（广义回 路）。
解
P = −U 1 I1 = −1× 2 = −2W 1
P4 = U 4 I 2 = ( −4) × 1 = −4W
P5 = U 5 I 3 = 7 × ( − 1) = − 7W
电源完整性分析与设计
电源完整性 分析与设计
文／ 沙 卓 恒
上 的电阻值尽量的小。理想状态下可 以假设传 本 文 将通 过对 电源完整 性 简 单 介 绍和 分析 来使 得在 产 品的设 计过 程 中能 降低设 计 的 复杂度 、 并更快，更好的完成产 品。
作者单位
江苏国光信 息产 业股份有 限公 司 江苏省常州
市 ２ １ ３ ０ ０ ０
量保证源端输 出的电压到接收端 的电压能保持
一
与感抗 正好抵消，此时的阻抗为最小 。所 以设
计 时 尽 量 选 用 和 工 作 频 率 相 近 的 电容 。 因此 在
致 性 。为 此 需 要 让 驱 动 端 到 接 收 端 的传 输 线
２ ３ ２ ・电子 技术 与软 件工 程
Ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ＆Ｓ ｏ ｆ ｔ ｗ ａ ｒ ｅ Ｅ ｎ ｇ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ
３ 电源 完 整 性 的设 计 目标 与 分析
电 源 完 整 性 需 要 解 决 的最 大 问 题 就 是 尽
电感， 寄生 电阻 串联而 成元 件 。串联 的 Ｒ Ｌ Ｃ
是存在 电容 白谐振频率 ｆ ｏ 。其中 ｆ ｏ 的左边称为
容 性 ， 右边 称 为 感 性 ， 发 生 谐 振 时 电容 的 容 抗
输 线 的 阻 抗 为 零 ， 那 么 该 传 输 线 上 的 任 一 点 的
对 去耦 电容进 行选 择的时候需要充分利用其容
性 的特 性 。 也可 以根 据 实 际设 计 需求 进 行 多 电
电压都相 等，即驱动端到接收端的 电压为一定 值 。然而 实际传 输线的阻抗是不为零 的，传输 线或者传 输平面都存在一定的损耗 ，因此供端 电压到接 收端的电压并不是恒 定值。
李玉山信号完整性分析34 83页PPT文档
正弦波，而在频域中只表示为一个点
用以下三项就可以充分描述正弦波： 频率； 幅度； 相位。 频率，通常用 f 来表示，是指每秒中包含的完整正弦波 周期数，单位是赫兹。角频率以每秒弧度来度量。弧度像 度数一样，描述了周期的一小部分，一个完整周期的弧度 为 2π。希腊字母ω通常用来表示角频率，以每秒弧度来度 量。正弦波的频率与角频率的关系如下：
仪器信噪比(SNR)高意味着测量质量高。矢量网络分析 仪 (VNA) 的 信 噪 比 在 其 整 个 频 率 范 围 内 应 是 恒 定 的 ， 从 10MHz 到 50GHz 或更高频率，信噪比均为-130dB。
时域反射计(TDR)，有效带宽可高达 10GHz，但信噪比从 低频处的+60dB 降至 10GHz 处的+5dB。
提示 毕竟，时域是客观存在的，我们不能脱离这个基础，除非频域中有求解答 案的捷径。
描述互连电路，常常包括电阻、电感和电容的组合。电 路中这些元件可用二阶线性微分方程描述，这类微分方程 的解就是正弦波。
这类电路中，实际产生的波形就是由上述微分方程的解 所对应的波形组合而成。
实际的电路模型含电阻、电感、电容、传输线。输入信 号是任意波形。电路不同，对输入加工处理的结果也不同。
其中： ω：角频率，弧度／秒 π：常量，为 3.14159... f： 正弦波频率，赫兹
(2.2)
例如，若正弦波的频率是 100MHz，那么它的角频率就等 于 2×3.14159×100MHz～6.3×108 弧度／秒。
幅度是中间值之上的波峰高度的最大值。水平方向之下 和水平方向之上的峰值相等。
相位较复杂些，它给出的是从时间轴起点波的起始位置。 相位以圆周、弧度或度为单位。
此时，在频域中绘制一个正弦波，仅需一个数据点。这 就是要在频域中研究问题的关键原因。
工程师头疼的差分线传输线长度差问题
编号：__________工程师头疼的差分线传输线长度差问题（最新版）编制人：__________________审核人：__________________审批人：__________________编制单位：__________________编制时间：____年____月____日问题的由来一台设备在输入HDMI信号时测试辐射特性，主要是HDMI的CLK频率及其倍频的辐射强度易超标，有时换一条HDMI线缆或者换一台作为信源的PC后，被测机器的测试结果也会有数dB甚至十多dB的变化，一时让很多硬件工程师头疼不已。
问题的分析造成HDMI辐射超标的原因有多种可能，就不一一分析了，这里只重点谈谈与差分线传输线长度差有关的问题。
理想情况下，差分信号是正负对称的，其共模份量为零或者只有直流份量，如图1所示。
如果差分线的正负传输线长度不等，造成传输时间不一致，实际上就是信号在时间轴上的不对称，在终端负载电阻上就能观察到图2所示的波形。
显然此时的正负波形不能严格对称，差分电路中的正负电流无法抵消，于是其电源中就有共模电流份量在流动。
研究过EMI的人都知道，共模辐射是难对付的。
差分信号转共模信号的现象，在李玉山教授翻译的Bogatin的《信号完整性》一书中第11.15章和11.16章中对此有详细的解释。
书中给出的指导原则是差分线的长度偏差必须在上升沿空间拓展的20%以内，如果上升时间是100ps，那么长度差应该控制在100mil以内（以FR4材质的PCB为例），否则会引起EMI问题。
用实验来验证让我们先用实验来验证一下上面的分析，看看能否能证实这个推断。
实际测量一下差分信号，如图3所示，图中下面一条图形为共模电压份量，很明显在波形正负边沿交叉的时候的确有脉冲输出。
10条HDMI线，使用网络分析仪测试了每条线的CLK差分线的时延差，因为时延差直接反映了正负传输线的长度差，10条线的时延差中所示。
接下来，分别选两台EMI测量用PC作为HDMI信源，接上负载，然后测量每条线所产生的共模电压的峰峰值，将它们绘制在中。
信号与电源完整性分拆与设计-李玉山第9讲
信号及电源完整性分析与设计[Chapter9]第九讲有损线带宽、抖动与数据完整性西安电子科技大学电路CAD研究所李玉山19.0高频损耗引起数据误码单纯传输，数据信号经过长线后，上升边退化。
图9.1 是上升边 RT=50ps 信号在 FR4 上经过 36in 、 50Ω线后的波 形。
除延迟外，上升边几乎拉长到2ns。
这种退化将引起 数据 0/1 符号间干扰 (Intersymbol Interference ， ISI) 和误码 。
图9.1RT=50ps的信号入经50Ω、36in长线后为RT=1ns的信号出2当时钟频率高于1GHz、传输长度超过10in时，例 如高速链路(Serial Link)和千兆以太网，数据误码 主要是传输线损耗引起(机载、星载设备中同类问题很多)。
误码的主要原因是：数据信号幅度的塌陷退化直 接影响0/1的阈值判决；时序上的交叠抖动妨碍0/1的 判决时刻(其实，前一讲的时延ΔTD不仅有时延，也有上升边的退化含义，只是未单独讨论)。
3一般，频域中分析高频损耗比较简单。
例如：频域 中上升边退化变长等价于：信号高频分量的衰减比低 频分量衰减大得多。
下面分析传输线损耗的思路是：首先，在频域中理 解损耗机理；然后，再到时域中估计它对信号完整性 的影响 (本讲主要考察两种损耗：导线损、介质损及其对退化的影响分析)。
49.1有损线的退化作用若信号损耗与频率无关，即低频、高频时相同。
整个信 号的幅度会统一降低，波形形状则继续保真。
图9.2指出： 这种常量型衰减不会造成信号上升边退化和时序抖动。
图9.2当损耗与频率无关时，上升边为100ps的信号传播后波形形状不变5实际上，信号在有损传输线传播，高频分量的选 择性衰减使得信号带宽降低、上升边拉长。
上升边拉 长是退化的主要形式。
如果上升边退化与数据0/1位周期相比很小，位模 式(样式)将比较稳定，并与0/1数据流中前面位是0是 1的经历无关。
高速系统PCB互连设计及信号、电源完整性分析
高速系统PCB互连设计及信号、电源完整性分析培训课程背景：随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航空航天、工业自动化、仪器仪表等领域的电子系统设计工作中，信号完整性分析技术（SI）是现今国际领先的PCB设计方法和流程，其在高速电路设计中起着举足轻重的作用。
而目前，国内企业在实现VLSI芯片、PCB 和系统设计功能的前提下，具有性能属性的信号完整性设计问题已经成为电子设计的一个瓶颈。
为此，为了让广大从业人员掌握信号完整性的新知识、新观点和定性、定量的分析技术；提高高速互连设计及信号完整性分析能力，帮助学员尽可能在电子设计的初期找到信号完整性问题的解决方案，中国电子标准协会决定分期组织召开“高速系统PCB互连设计及信号、电源完整性分析”高级研修班。
研修班将聘实战经验丰富的资深专家讲解信号完整性分析及应用设计技术和经验。
具体事宜通知如下培训时长：两天【【主办单位】中国电子标准协会【协办单位】深圳市威硕企业管理咨询有限公司【培训对象】具有电路设计背景的设计工程师, 测试工程师,系统工程师, 项目经理和技术员；讲课内容：《信号完整性分析》作者：(美)伯格丁(Bogatin,E.)著，李玉山译，本次讲座以此书作为讲议，重点强调直观理解、实用工具和工程实践，使学员很容易掌握信号完整性分析技术。
以实践经典案例指出造成信号完整性问题的根源，特别给出了在设计前期阶段的问题解决方案。
另讲课内容届时根据实际情况会有所调整。
第一讲高速系统设计技术及面临的挑战介绍信号完整性在硬件不同设计阶段的工作；信号速率的提高对于系统设计的挑战。
主要介绍当今国内外各种互连设计及分析技术、仿真软件优劣等概况；概述后面诸讲的各种基本概念。
同时，简要介绍相关技术资料、国内外最新科研成果、国内出版的原版译著情况等。
第二讲信号/互连线带宽与时频域阻抗介绍信号完整性的研究对象——上升边，介绍上升边的宽带信号特点。
介绍信号带宽与信号频率/周期的表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
信号及电源完整性分析与设计[Chapter1]第一讲高速系统设计技术及面临的挑战(开篇)西安电子科技大学电路CAD研究所 2010.11李玉山10.0 引子-Integrity分析/Interconnect设计● 身边的许多变化，就是信号完整性(SI)的研究成果： 计算机用USB2.0串口取代了许多并口；SMT贴装取代了 插装； FPGA 中增加了 LVDS( 低压差分信令 ) 模块及匹配设 计；PCB板采用了那么多电源/地平面。
● 要选择更适合高速数据传输信令和接口；是USB3.0还 是 IEEE 1394b ？ 要 选 择 合 用 的 连 接 件 ( 例 如 是 Tyco 或 Amphenol-tcs)？ ● 如何提高我国高速电路信号完整性分析与设计水平？2● 完整性(Integrity) ：信号波形、电源质量、数据时 序、电磁场秩序的完好程度，统称为广义信号完整性。
● 互连(Interconnect)：芯片内、外连接；PCB内、外 连接；系统连接等。
含信号线网、时钟网络与电源网络。
● 高速时不当互连设计将破坏这些完整性性能。
无源 互连元件正取代有源器件成为高速系统设计的主角！ ● 信号像 “列车 ”，互连像 “铁路 ”。
信号不完整，全是互 连惹的祸！是数字设计师碰到的新问题！3SI在国内既生疏又熟悉。
原先对付干扰、噪声的“三大 法宝 ”是：接地、滤波、屏蔽。
显得比较粗糙和感性，知 识亟待更新深化。
现在，国内对SI量化和细化的研究，呈 现出浓厚的热情和较好的普及。
设计师需理解高速设计 SI 机理，掌握 SI 分析仿真技术。
近五年我们陆续翻译出版四本原著：《信号完整性分 析》、《数字信号完整性》、《抖动、噪声与信号完整 性》、《芯片及系统的电源完整性》。
自主编著的一本书《信号完整性分析与设计》(2010年 4月出版)，希望能为同行工程师们加油。
40.1 电气性能的完整性英文中人格完整性(personal integrity)，指完善、廉正。
对于电气性能， “ 完整 ” 就是属性的完美。
除了狭义信号的 完整性(SI)之外，还有数据完整性(DI) 、电源完整性(PI) 、 电磁完整性(EMI) 、热完整性(TI)等。
信号(SI)和数据完整性(DI)，是指信号电压(电流)完美的 波形形状保真度。
如果互连设计不当，信号中有严重干扰 和噪声；信号外观失真和退化，即信号完整性被破坏。
信号和数据完整性设计的追求是：电路正常工作；数据 可靠传输。
SI/DI是高速互连的核心问题。
5广义信号完整性 (SI)泛指由各种信号、数据、电源互 连引起的所有电压、电流不正常现象，包括：噪声、干 扰、时序抖动、数据传输等。
狭义的信号/数据完整性，指信号电压(电流)波形的质 量,主要包括反射和串扰。
物理互连使得信号的波形变退 化；形成信号幅度上的噪声 (SI) 和时序上的错位 / 抖动 (DI)(其实，幅度噪声也可以折算到时序抖动，见DSI一书2.65式)。
分析信号(含数据)完整性，归根结底落实到改进理互 连设计，使高速信号仍能保持正常工作和传输。
60.2高速的含义现代数字电子系统正在突破1GHz的壁垒，芯片/PCB/ 系统设计正遭遇日益突出的信号完整性问题。
高于 100MHz 时钟的高频产品，被模糊地称作高速数 字芯片和系统。
高频不一定高速；低频也不见得低速。
准确讲，当系统中数字信号的上升边小于1纳秒(ns)时 ，称之为高速运行才比较合适。
此时互连不再“透明”，极 有可能对电路和系统造成颠覆性后果。
信号不完整，是高速信号遭遇高密度不当互连时出现 的直接结果。
70.3 互连的范畴电子产品都可看作元器件及其互连。
从小到大都是不同 层次互连“编织 ”而成。
三个典型的高密度互连载体为：系 统级芯片SOC、系统级电路板SOB、系统级封装SOP。
物理互连分为四个层次：芯片内连线、芯片封装、PCB 及整机系统连接。
它们决定高速信号、数据和电源质量。
真实互连有：芯片内走线及过孔、压焊点、封装引线、引 脚；PCB板线接头、背板(backplane)、线条走线、过孔、 连接件；各种连接电缆。
还有无源元件：电阻器、电容器 、电感器；以及介质、基板、屏蔽盒、机壳、机架等。
有 源器件则被看作驱动器/接收器非线性宏模型。
8图0-1五种PCB及系统级中的互连线条形式9电路图给出元器件及其互连关系。
而同一个线网，电属 性相同，其互连拓扑关系可能如下：点到点；星簇 (star cluster)是每个器件通过长度相等的传输线连接到中心节点 上；菊花链(daisy chain) 是一条长传输线从每个器件附近 经过，器件通过短桩线连在主传输线上。
• 点到点 • 近、远端簇 • 菊花链 • 周期性加载图0-2 单个线网的各种互连拓扑情况100.4 广义信号完整性信号完整性讨论的主要对象是数字信号，人们讨论的 只有数字信号完整性，一般不说模拟信号的完整性。
这 是由于数字信号的非理想退化而呈现的一种模拟效应。
主要内因是非常短的数字信号前后沿(简称前沿，上升边 )包含丰富的高频成分。
因此数字信号被称为宽带信号！ 目前SI的研究重心，主要在芯片(见“片上互连的信号 完整性”)和PCB两个着力点。
原理相通、技术有别。
11物理互连的电阻、电容、电感寄生参数形成的传输线 效应影响了系统性能。
有四类广义SI问题： • SI电路噪声之一——单线网反射(reflection)， SI电路噪声之二——多线网串扰(crosstalk)； • 电源完整性 —— 轨道塌陷 (rail collapse) 及 SSN 噪 声； • 电磁完整性——电磁干扰(EMI)； • 数据完整性——数据传输中的抖动12图0-3四种信号完整性问题图解13 狭义信号完整性(SI)之一——反射(reflection)指传输线上存在回波(echo)。
驱动器输出信号(电压/电流) 的一部分经传输线到达负载端的接收器；由于不匹配一部分 被反射回源端驱动器，在传输线上形成振铃(ringing)驻波。
过冲(overshoot)是指第一个峰值或谷值超过设定电压；下 冲 (undershoot) 是指紧邻的下一个谷值或峰值超过设定电压 ；振铃(ringing)就是反复出现的过冲和下冲。
14图0-4实际互连的阻抗不匹配示例，多分支更是如此15图0-5振铃曲线，是由于阻抗不匹配造成的反射所致16图0-6PCB 板上单线条接有源端串接电阻40Ω(红色)、无源端串联 匹配电阻(蓝色)负载端不同的电压信号17狭义信号完整性(SI)之二——串扰(Crosstalk)指两个不同互连网之间引起的干扰和噪声。
发出串扰的一方称为Aggressor(攻击线网、攻击线、 动态线)； 被干扰的线网称为Victim(受害线网、受害线、静态 线)。
通常，每一个线网既是Aggressor，又是Victim。
反射和串扰合在一起，构成经典的狭义信号完整性 问题。
18图0-7互连上的远端串扰(蓝色)和近端串扰(红色)19轨道塌陷/电源噪声及电源完整性(PI)地弹是返回路径中两点间的非正常瞬变压降，通常由 电流的突变引起。
当流经返回路径电感的电流突变时， 在电感上产生的电压降就是地弹。
电源地网络的阻抗突变也形成地弹 (即 IRdrop)！电源 分布网路(PDN)中轨道塌陷，是指由于电源/地网络中的 路径压降过高，导致器件实际的净电压不足(塌掉了)。
目前，常规的PDN设计以目标阻抗为指标。
但有些缺 陷，在研究中我们提出了多输入阻抗概念，详见 SIAD 《信号完整性分析与设计》一书第8章。
20图0-8三种电源噪声和地弹情况21 电磁干扰(EMI)及电磁完整性(EM Integrity)微观电路(含互连)级的电磁兼容(EMC)称之为电磁完整 性(EMIntegrity)，缩写也是EMI。
EMI牵涉三个环节：干扰源头、敏感接收端、双向传播 路径(末端的天线效应不计入)。
EMI重在源头/收端及路径分 析。
包括抑制反射、抑制串扰、抑制共模电流、改进互连 设计。
电缆、导线或封装管脚都有不同程度的天线特性， PCB、IC的走线和电缆都能发射。
FCC 给 定 某 频 率 最 大 发 射 ( 对 应 我 国 是 GB1726/GB4343/ 9254; 国军标GJB151/152A-97电磁辐 射和敏感度标准)。
22图0-9PCB的EMI情况23有损传输线以及数据完整性(DI)有损传输线引起数据上升边退化，从而引起符号间干 扰，即 ISI ，进而形成重要的抖动问题，造成所谓的数据 不完整，数据不能正确传输，加大误码率(BER)。
当频率 ≥ 1GHz时，介质损耗增长与频率成正比，而导 线损耗与频率平方根成正比(注意此处的自变量为频率)。
这是广义的色散效应。
FR4的损耗引起波形退化示例如图 0-10：当数据经36inch传输，上升边增加到1ns。
24图0-10由于有损线造成的上升边退化(总时延＝纯时延+纯退化)250.5和手段。
SI的分析描述技术分析和表征信号完整性，分为时域和频域两种途径时域(time domain)是根本！用示波器观察信号波形 失真和眼图。
找出 pin-to-pin 的时延、错位、抖动、噪 声、过冲/下冲及建立/保持时间等。
选用的仪器有TDR 。
频域(frequency domain)，用频谱分析仪观察分析信 号波形，通常用于信号噪声的带宽分析、噪声抑制度 量及EMI量级分析。
仪器有VNA和阻抗分析仪(IA)。
26研究 SI 有两种主要技术工具：分析型和描述表征型。
分析型是指计算仿真工具；表征型是指测量工具。
国内实际工作中发现二者确实不一致，需要校正。
分析工具强调推理推导，又进一步分为三类：经验 法则、解析近似和数值仿真。
其准确度和难度各不相同。
每一个都很有用，适用 于不同场合。
仿真又分为电路仿真和场仿真两类。
三类 分析工具分别介绍如下：27经验法则直观快捷，如“单位长度自感1nH/mm”。
解析近似：忽略次要因素实现简捷有效的近似表征。
数值仿真：精准预测特性阻抗、串扰、任意截面传输 线的差分/共模阻抗等；准确仿真任意端接对SI的影响。
侧重点是提高直觉和创新能力，倡导基于数值仿真工 具/测量的SI设计与研究。
IBIS 驱 IBIS 收仿真质量取决于元件模型、器件模型(IBIS)、互连模型 的质量。
要熟悉互连的集总参数及分布传输线模型。
28◆ SI的四种分析描述表征手段和途径加上测量技术，共计四种分析及描述表征手段： • 经验法则； • 解析近似； • 数值仿真 (有场和路两种途径)；• 实际测量。
29◆ SI/PI仿真用软件• SPICE(侧重IC的仿真程序) • Mentor：Hyperlynx • Candence：SigXP(SigXplorer ) • Ansoft ： HFSS( 高频结构仿真 ) 、 Siwave 、 Q3D 、 SI2D • Agilent：ADS • Sigrity：Speed2000 • CST(3D电磁仿真) • Empire(3D电磁仿真)30◆ IBIS模型在SI分析中，IBIS是一种最流行的对有源器件，包括：驱 动器和接收器建模的技术方案。