PAL,PLA,GAL数字逻辑系统ppt课件

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
• 通过对OLMC单元的编程,GAL能满足更多的逻 辑电路要求,从而使它比PAL具有更多的功能, 设计也更为灵活。
26
GAL器件型号
GAL器件型号定义和PAL一样根据输入输出的数 量来确定。
目前常用GAL器件有GAL16V8和GAL20V8两种, 其基本电路结构大致相同,只是器件引脚数和规 模不同而已,它们能仿真所有的PAL器件。
可编程逻辑器件(PLD)
可编程逻辑阵列PLA 可编程阵列逻辑PAL 通用阵列逻辑GAL
1
可编程逻辑器件PLD:
由用户自己而不是芯片的生产厂 家最后完成其逻辑功能,允许用 户在相应的软硬件平台的支持下, 通过编程开发出自己的芯片。
具有很强的逻辑设计灵活性,是 数字设计的方向
2
PLD的基本结构
1. 1 2. A+B 3. A 4. A+B 5. B 6. A B 7. A B 8. A+B
9. A 10. A B 11. 0 12. A B 13. A⊙ B 14. A B 15. B
16. A+B
21
Hale Waihona Puke Baidu
PAL的应用
• PAL器件可以实现组合逻辑和时序逻辑设计。 • PAL器件除了在一般逻辑设计中得到应用外,还被广泛地
或门之后增加了一个D触发器,在时钟上升沿作 用下或门的输出(输入乘积项的和)寄存在D触发器 的Q端,当使能信号OE有效时,Q端的信号经三 态缓冲器反相后输出,输出为低电平有效。
触发器Q非输出经过一个互补缓冲器反馈到与阵 列输入端上。
输出三态缓冲器由公共控制线控制。 用途:组成各类时序逻辑电路。 这种结构的产品有PAL16R4、 PAL16R8 等。
GAL的输出结构配置了可以任意组态的输出逻辑宏 单元OLMC(Output Logic Macro Cell)。
25
GAL器件的结构特点
• GAL与PAL相比,在结构上的显著特点是输出采 用了宏单元(OLMC)。也就是说,PAL可编程 与阵列是送到一个固定的或阵列上输出的,而 GAL可编程与阵列则是送到OLMC上输出的。
7
可编程阵列逻辑PAL (Programmable Array Logic)
PAL的基本结构也是基于 “与或阵列”的, 它的“与阵列”是可编程的而 “或阵列” 是固定的。PAL最早出自AMD公司。
8
PAL的基本电路结构
可编程阵列逻辑PAL (Programmable Array Logic ) 对与阵列编程可以获得不同形式
应用于数据检错和纠错、工业控制技术和计算机系统设计 等领域。 • PAL器件实现逻辑函数的过程是先化简逻辑函数得到最简 与-或式后,再画出PAL器件点阵图。 • 由于PAL器件品种繁多,所以选择合适型号的PAL器件就 成为应用中不可忽视的因素。选择器件主要考虑输入端、 输出端数量是否恰当,乘积项数符不符合要求,寄存器数 量够不够等因素。在实际应用中,还要考虑速度、功耗和 输出极性等。
6
可编程逻辑阵列应用
除了可编程逻辑阵列PLA外,其他常用的可程式 逻辑装置还有可程式阵列逻辑(PAL)、复杂可程式 逻辑装置(CPLD)以及现场可程式逻辑闸阵列 (FPGA)。
要注意的是,虽然可程式逻辑阵列一词中带有 “可程式”一字,但不表示所有的PLA都是具有现 场性的可程式化能力。事实上许多都属遮罩性的可 程式化,性质与ROM相同,必须在晶片製造厂内 就执行与完成程式化设定,尤其是内嵌于电路较复 杂的晶片(例如:微处理器)的PLA多属此种程式化 方式。
17
异或-寄存器型输出结构
两个或项在触发器的输入 把与项分割 端异或之后,在时钟上升 成两个或项 沿到来时存入触发器内
增加了一 个异或门
18
异或-寄存器型输出结构
输出部分有两个或门,它们的输出经异或门进行 异或运算后再经D触发器和三态缓冲器输出。
这种结构不仅便于对与-或阵列输出的函数求反, 还可以实现对寄存器状态进行保持操作。
• 这种结构的产品有PAL16L8、PAL20L10等。
15
寄存(时序)输出结构
8个乘积项
CP和输出使能OE是PAL的公共端
输出使能OE
或门的输出通过D触发器, 在CP的上升沿时到达输出。
触发器的反相端反馈回与
触发器的Q端可以 阵列,可构成时序逻辑电路 通过三态缓冲器 送到输出引脚
16
寄存(时序)输出结构
3
可编程逻辑阵列PLA (Programmable Logic
Array)
• PLA的基本结构是基于“与或阵列”, 它的“与阵列”和“或阵列”都是可编 程的。由于PLA器件的资源利用率低, 现在已经很少使用。
4
PLA可分为组合可编程逻辑阵列PLA和时序 可编程逻辑阵列PLA两种类型
组合可编程逻辑阵列PLA的逻辑结构:由一个“与” 阵列和一个“或”阵列构成,“与”阵列和“或”阵 列都是可编程的。
22
通用阵列逻辑GAL(Generic Array Logic)
GAL是一种可电擦写、可重复编程、可设置加密位的 PLD器件
与PAL器件相比,GAL增加了一个可编程的输出逻辑 宏单元OLMC(Output Logic Macro Cell)。
由于在实际应用中,GAL器件几乎能够完全仿真PAL
GAL16V8中16表示器件的输入端数量,8表示输 出端数量,V表示输出形式可以改变的普通型。
27
GAL16V8和GAL20V8替代的PAL器 件
28
GAL输出逻辑宏单元OLMC
GAL输出逻辑宏单元OLMC的组成: 一个或门 一个异或门 一个D触发器 四个数据选择器MUX
输出数据选择器(OMUX)、 乘积项数据选择器(PTMUX) 三态数据选择器(TSMUX) 反馈数据选择器(FMUX) 一些门电路组成的控制电路。
包含两个基本部分: 一是逻辑阵列,由与阵列、或阵列和反向器构成,可
实现任何组合逻辑。 二是输出单元或宏单元。设计者可以自己组配其输出
结构,直接输出就是组合逻辑,通过寄存器输出可以 实现时序逻辑。 以“与/或”阵列为基础的包括四种基本类型: PROM(可编程只读存储器)、PLA(可编程逻辑阵 列)、PAL(可编程阵列逻辑)、GAL(通用可编程阵 列逻辑)。它们的区别在于哪个矩阵可编程和输出结 构的形式。
实现二进制计数很方便,二进制计数器的次态方 程可以写成相邻触发器状态的异或。
这种结构的产品有PAL20X4、 PAL20X8等。
19
反馈选通电路 的输入变量B
运算选通反馈结
运算选通反馈结构
反馈选通结构的反馈量再接 至与逻辑阵列作为输入变量
反馈选通电路
的反馈变量A
20
利用反馈结构的反馈量编程可在与阵列的 输出端产生A和B的16种运算结构。
30
基本组成包括:输入互补缓冲; 的组合逻辑函数。
可编程与阵列;固定或阵列; PAL和触发器可构成时序电路。
特定的输出电路。
与阵列可编程使输入项增多,或
采用双极型熔丝工艺,工作速 阵列固定使器件简化。
度较高(10-35ns)。
或阵列固定明显影响了器件编程
的灵活性。
9
4输入4输出16乘积项PAL器件的基本结构图
如输出采用或门,为高电平有效PAL器件。 若采用互补输出的或门,为互补输出器件。
13
当最上面的乘积项为高电平时,三态门
专用输出基本门阵列结构
开通,I/O可作为输出或反馈; 为低电平时,三态门关断,作为输入。
8个乘积项
两个输入,一个来自外部I,另一来自反馈I/O。 14
异步可编程I/O结构
• 或门经三态缓冲器由I/O端引出,三态门受与阵列中第一 行的与门
10
编程后的PAL电路
Y1 I1I 2 I 3 I 2 I 3 I 4 I1I 3 I 4 I1I 2 I 4
Y2 I1 I 2 I 2 I 3 I 3 I 4 I1 I 4
Y3 I1 I 2 I1I 2
Y3 I1I 2 I1 I 2
11
PAL的输出和反馈结构
器件,所以PAL器件已经很少被使用。
GAL最早出自Lattice公司。
23
GAL器件的分类和主要参数
GAL器件
普通型 通用型 异步型 FPLA型 在系统可编程型
24
GAL的基本结构
通用阵列逻辑GAL (General Array Logic) 采用 E2CMOS工艺,具有电擦除、可重复编程和可加密 等特点。
29
GAL器件的特点
• 优点:GAL是继PAL之后具有较高性能的PLD,和PAL相 比,具有以下优点: – 有较高的通用性和灵活性:它的每个逻辑宏单元可以 根据需要任意组态,既可实现组合电路,又可实现时 序电路。 – 利用率高:GAL采用电可擦除CMOS技术,可以用电 压信号擦除并可重新编程。因此,可反复使用。 – 高性能的E2COMS工艺:使GAL的高速度、低功耗, 编程数据可保存20年以上
时序可编程逻辑阵列PLA的逻辑结构:由“与”阵列 “或”阵列和一个用于存储以前状态的触发器网络构成
5
可编程逻辑阵列应用
在可编程逻辑阵列PLA的应用中,有一种是用来 控制资料路径,在指令集内事先定义好逻辑状态, 并用此来产生下一个逻辑状态(透过条件分支)。
举例来说,如果目前机器(指整个逻辑系统)处于 二号状态,如果接下来的执行指令中含有一个立 即值(侦测到立即值的栏位)时,机器就从第二状 态转成四号状态,并且也可以进一步定义进入第 四状态后的接续动作。因此PLA等于扮演(晶片) 系统内含的逻辑状态图(statediagram)角色。
• 当三态门的控制端为“0”时,三态门禁止,输出呈高阻状 态,I/O引脚作输入使用。来自I/O端的输入信号通过反馈 输入缓冲器送到可编程的与阵列中。
• 当控制端为“1”时,三态门被选通, I/O引脚作输出使用。 同时该输出通过反馈输入缓冲器送到可编程的与阵列中, 故此时I/O端同时具有输入、输出功能。
PAL 器件的型号很多,典型 的输出和反馈结构通常有 五种:
• 1. 专用输出基本门阵 列结构
• 2. 异步可编程I/O结构
• 3. 寄存(时序)输出结构 • 4. 异或-寄存器型输
出结构 • 5. 运算选通反馈结构
12
专用输出基本门阵列结构
四个乘积项 输入信号
四个乘积项通过或 非门低电平输出。
一个输入
相关文档
最新文档