存储器扩展与设计 ppt课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储器系统的设计
所要考虑的问题
CPU总线的负载能力 CPU的时序和存储器存取速度之间的配合 存储芯片的选取及数目 片内寻址和片间寻址地址线的分配 译码电路的选取（有线性译码、全译码和部分译码
方式） 数据线、控制线的连接
举例说明
ppt课件
1
举例（1）---线性选择方式
RAM芯片Intel6264容量为8K×8位，用2 片SRAM芯片6264，组成16K×8位的存 储器系统。地址选择的方式是将地址总 线低13位（A12～A0）并行的与存储器芯 片的地址线相连，而CS端与高地址线相 连。
要求：写出解题步骤和画出系统的电路 图。
ppt课件
5
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？
用于片间寻址时，地址线如何译码？全译码方 式
需要的控制信号的类型及如何与存储器系统中 的芯片相连？
画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
6
ppt课件
要求：写出解题步骤和画出系统的电路 图。
ppt课件
2
解题步骤
进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信
号？线形译码方式 需要的控制信号的类型及如何与存储器系统中
的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
3
A13 M/IO
A12~A0 A12~A0
A12 ～ D7 A0 612#64～
D0
CS
D7~D0
A12
～
D7 6264
A0 2# ～
D7~D0
CS
D0
ppt课件
4
举例（2）------全译码选作方式
假设一个微机系统的RAM容量为4KB，采 用1K×8的RAM芯片，安排在64K空间的 最低4K位置， A9～A0作为片内寻址， A15～A10译码后作为芯片寻址
ppt课件
17
片间寻址地址线的分配
74LS138的输入端C、B、A分别连接地址线 A16~A14，控制端G1、G2A、G2B分别连接M/IO 和A17、A18
74LS138译码器输出Y0、Y1完成ROM和RAM芯 片的选择
由于ROM和RAM芯片容量不同，ROM为4K×8， 需要12根地址线，RAM为8K×8，需要13根地 址线；因此A13和Y0输出进行二次译码，来选择 两组ROM芯片，这样可以保证存储器地址的连 续
7
举例（3）------部分译码选择方式
用2K×8的RAM芯片6116和74LS138芯片 设计一个8K×8的存储器系统，使其存储 器空间在24000H~25FFFH
ppt课件
8
解题步骤
74LS138芯片介绍 存储器芯片数目的确定
进行片内寻址和片间寻址地址线如何分配？
用于片间寻址时，地址线如何译码形成片选信 号？部分译码方式
11
进行片内寻址和片间寻址地址 线的分配
由于6116芯片有2K个存储单元，所以需 要__11__根地址线，才能选择其中某一个 存储单元
选择8086地址总线A0～A19中的低_A0_~_A_1_0 地址线进行片内寻址
选择8086地址总线A0～A19中的高_A1_1_~_A_19 地址线进行片间寻址
0
0
0
1
1
0
1
1
读/写情况 在偶地址读/写一个字 在奇地址读/写一个字节 在偶地址读/写一个字节
无效
ppt课件
பைடு நூலகம்
20
奇地址字的读取
BHE A0
数据总线使用情况
先从奇地址读取一个字节，即读取 0 1 数据总线的高8位(D15~D8)，组成字
的低位字节
再从相邻的偶地址读取一个字节， 1 0 即读取数据总线的低8位(D15~D8)，
需要的控制信号的类型及如何与存储器系统中 的芯片相连？
画出逻辑电路图
写出各存储器芯片的地址范围
ppt课件
9
74LS138芯片介绍
ppt课件
10
存储器芯片数目的确定
存储器系统的总容量为8K×8，即8K字节 每片RAM芯片的容量为2K×8，即2K字节 所以：需要芯片总数为_____
ppt课件
A19 A18 A17=001时
#1: 24000H~247FFH #2: 24800H~24FFFH #3: 25000H~25700H #4: 25800H~25FFFH
芯片地址有重叠
ppt课件
14
举例（4）
要求用4K×8的EPROM芯片2732，8K×8 的RAM芯片6264，译码器74LS138构成 8K字ROM和8K字RAM的存储器系统。
ppt课件
12
片间寻址地址线的译码
采用部分译码方式：
1# RAM芯片的片选端 2# RAM芯片的片选端 3# RAM芯片的片选端 4# RAM芯片的片选端
ppt课件
13
每个存储器芯片的地址空间
A19 A18 A17=000时
#1: 04000H~047FFH #2: 04800H~04FFFH #3: 05000H~05700H #4: 05800H~05FFFH
ppt课件
18
偶地址和奇地址存储体的选择
A0和BHE分别选择偶地址和奇地址存储体； 若A0=0选中偶地址存储体，即连接到数
据总线的低8位；若BHE=0选中奇地址存 储体，即连接到数据总线的高8位；若A0 和BHE均为0，两个存储体全选中，读/写 一个字
ppt课件
19
字、字节读写逻辑
BHE A0
要求：写出解题步骤和画出系统的电路 图。
ppt课件
15
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？ 偶地址和奇地址存储体的选择 需要的控制信号的类型及如何与存储器系统中的
芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
16
芯片数目及片内寻址
对ROM芯片2732（4K×8），8K字用_4_ 片组成；片内用_1_2_根地址线__A_1~_A_1_2___
对RAM芯片6264（8K×8），8K字用_2_ 片组成；片内用_1_3_根地址线__A_1~_A_1_3___
A0用来作为奇偶存储体的选择信号，不 参与片内寻址！
组成字的高位字节
ppt课件
21
RAM存储器低8位和高8位的选择
对于第一个RAM芯片6264，由于它有两 个片选端CE1和CE2，因此CE1连到 74LS138的Y1，CE2连到A0，作为偶地址 存储体；
所要考虑的问题
CPU总线的负载能力 CPU的时序和存储器存取速度之间的配合 存储芯片的选取及数目 片内寻址和片间寻址地址线的分配 译码电路的选取（有线性译码、全译码和部分译码
方式） 数据线、控制线的连接
举例说明
ppt课件
1
举例（1）---线性选择方式
RAM芯片Intel6264容量为8K×8位，用2 片SRAM芯片6264，组成16K×8位的存 储器系统。地址选择的方式是将地址总 线低13位（A12～A0）并行的与存储器芯 片的地址线相连，而CS端与高地址线相 连。
要求：写出解题步骤和画出系统的电路 图。
ppt课件
5
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？
用于片间寻址时，地址线如何译码？全译码方 式
需要的控制信号的类型及如何与存储器系统中 的芯片相连？
画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
6
ppt课件
要求：写出解题步骤和画出系统的电路 图。
ppt课件
2
解题步骤
进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信
号？线形译码方式 需要的控制信号的类型及如何与存储器系统中
的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
3
A13 M/IO
A12~A0 A12~A0
A12 ～ D7 A0 612#64～
D0
CS
D7~D0
A12
～
D7 6264
A0 2# ～
D7~D0
CS
D0
ppt课件
4
举例（2）------全译码选作方式
假设一个微机系统的RAM容量为4KB，采 用1K×8的RAM芯片，安排在64K空间的 最低4K位置， A9～A0作为片内寻址， A15～A10译码后作为芯片寻址
ppt课件
17
片间寻址地址线的分配
74LS138的输入端C、B、A分别连接地址线 A16~A14，控制端G1、G2A、G2B分别连接M/IO 和A17、A18
74LS138译码器输出Y0、Y1完成ROM和RAM芯 片的选择
由于ROM和RAM芯片容量不同，ROM为4K×8， 需要12根地址线，RAM为8K×8，需要13根地 址线；因此A13和Y0输出进行二次译码，来选择 两组ROM芯片，这样可以保证存储器地址的连 续
7
举例（3）------部分译码选择方式
用2K×8的RAM芯片6116和74LS138芯片 设计一个8K×8的存储器系统，使其存储 器空间在24000H~25FFFH
ppt课件
8
解题步骤
74LS138芯片介绍 存储器芯片数目的确定
进行片内寻址和片间寻址地址线如何分配？
用于片间寻址时，地址线如何译码形成片选信 号？部分译码方式
11
进行片内寻址和片间寻址地址 线的分配
由于6116芯片有2K个存储单元，所以需 要__11__根地址线，才能选择其中某一个 存储单元
选择8086地址总线A0～A19中的低_A0_~_A_1_0 地址线进行片内寻址
选择8086地址总线A0～A19中的高_A1_1_~_A_19 地址线进行片间寻址
0
0
0
1
1
0
1
1
读/写情况 在偶地址读/写一个字 在奇地址读/写一个字节 在偶地址读/写一个字节
无效
ppt课件
பைடு நூலகம்
20
奇地址字的读取
BHE A0
数据总线使用情况
先从奇地址读取一个字节，即读取 0 1 数据总线的高8位(D15~D8)，组成字
的低位字节
再从相邻的偶地址读取一个字节， 1 0 即读取数据总线的低8位(D15~D8)，
需要的控制信号的类型及如何与存储器系统中 的芯片相连？
画出逻辑电路图
写出各存储器芯片的地址范围
ppt课件
9
74LS138芯片介绍
ppt课件
10
存储器芯片数目的确定
存储器系统的总容量为8K×8，即8K字节 每片RAM芯片的容量为2K×8，即2K字节 所以：需要芯片总数为_____
ppt课件
A19 A18 A17=001时
#1: 24000H~247FFH #2: 24800H~24FFFH #3: 25000H~25700H #4: 25800H~25FFFH
芯片地址有重叠
ppt课件
14
举例（4）
要求用4K×8的EPROM芯片2732，8K×8 的RAM芯片6264，译码器74LS138构成 8K字ROM和8K字RAM的存储器系统。
ppt课件
12
片间寻址地址线的译码
采用部分译码方式：
1# RAM芯片的片选端 2# RAM芯片的片选端 3# RAM芯片的片选端 4# RAM芯片的片选端
ppt课件
13
每个存储器芯片的地址空间
A19 A18 A17=000时
#1: 04000H~047FFH #2: 04800H~04FFFH #3: 05000H~05700H #4: 05800H~05FFFH
ppt课件
18
偶地址和奇地址存储体的选择
A0和BHE分别选择偶地址和奇地址存储体； 若A0=0选中偶地址存储体，即连接到数
据总线的低8位；若BHE=0选中奇地址存 储体，即连接到数据总线的高8位；若A0 和BHE均为0，两个存储体全选中，读/写 一个字
ppt课件
19
字、字节读写逻辑
BHE A0
要求：写出解题步骤和画出系统的电路 图。
ppt课件
15
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？ 偶地址和奇地址存储体的选择 需要的控制信号的类型及如何与存储器系统中的
芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
ppt课件
16
芯片数目及片内寻址
对ROM芯片2732（4K×8），8K字用_4_ 片组成；片内用_1_2_根地址线__A_1~_A_1_2___
对RAM芯片6264（8K×8），8K字用_2_ 片组成；片内用_1_3_根地址线__A_1~_A_1_3___
A0用来作为奇偶存储体的选择信号，不 参与片内寻址！
组成字的高位字节
ppt课件
21
RAM存储器低8位和高8位的选择
对于第一个RAM芯片6264，由于它有两 个片选端CE1和CE2，因此CE1连到 74LS138的Y1，CE2连到A0，作为偶地址 存储体；