时序逻辑电路的分析(精)

1. 输入数码在 CP 控制下，依次右移或左移；
2. 寄存 n 位二进制数码。N 个CP完成串行输入，并可
从Q0Q3 端获得并行输出，再经 n 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。
(2) 集成 8 位单向移位寄存器 74164
VCCQQ077Q06QQ065Q0Q4Q503QQ042Q0C1RQ00 CP
J1 Q0n , K1 Q0n J2 Q1n , K2 Q1n
Q1n1 Q0n Q1n Q0nQ1n Q0n Q2n1 Q1n Q2n Q1nQ2n Q1n
计算，列状态转换表
Q2n1 Q1n
现态
Q2n Q1n Q0n 00 0 00 1 01 1 11 1 11 0 10 0 01 0 10 1
C1 Q0 C1
CP
FF0
FF1
&
Q1
1D C1
Q1 FF2
Q2 Q2
CP0 CP2 CP
CP1 Q0 驱动方程
D0 Q2n Q0n
Qn1 D
D1 Q1n
D2 Q1nQ0n
状态 Q0n1 Q2n Q0n (CP 有效)
方程
Q1n1 Q1n
(Q0 有效)
3. 移位寄存器
(1)单向移位寄存器
右移寄存器 01
000001001D01i
FF0 Q0 1D
C1
01
FF1 Q1 1D C1
01
FF2 Q2
1D
C1
01
FF3 Q3
1D
C1
CP
时钟方程 驱动方程 状态方程
CP0 CP1 CP2 CP3 CP D0 Di、D1 Q0n、D2 Q1n、D3 Q2n Q0n1 Di ,Q1n1 Q0n ,Q2n1 Q1n ,Q3n1 Q2n
111 000 001 010 011 100 101 110 111 1/00
110
0/01
6.1.2异步时序电路的分析
Q1 1J
Q2 1J
& 1J
Q3
Z
CP
C1
C1
C1
1K
1K
1K
时钟方程：CP1= CP3= CP↓；CP2=Q1↓
驱动方程：J1= Q3n K1=1
J2= K2=1
2
左移 串行
D0
3
1
Q0
5
14 Q1
输入 D1
4
1
Q2
74LS194 3
D2
5
12 Q3
D3
6
11 CP
DIL 7
10 S1
GND 8
9
S0
Q0
Q1
Q2
Q3
74194的功能表
功能 清零 保持 并入 右移
左移 保持
输入
输出
R DS1 S0 CP DIR DIL D0 D1 D2 D3 Q0n+1Q1n+1 Q2n+1 Q3n+1
S0 1 1
D1R 右移串行输入
&
≥1
G10
CP
1
RD
1
1 G20 FF0 1S CI 1R R
D1
& ≥1 G11
1 G21 FF1 1S CI 1R R
D2
& ≥1 G12
1 G22 FF2 1S CI 1R R
D3
& ≥1 G13
1 G23 FF3 1S CI 1R R
RD
1
1
VCC
6
D1L
DIR
(二) 按开关元件分 基本寄存器
多位 D 型触发器 锁存器
寄存器阵列
TTL 寄存器 移位寄存器
单向移位寄存器 双向移位寄存器
CMOS 寄存器 基本寄存器 (多位 D 型触发器)
移位寄存器
(同 TTL)
2. 数码寄存器
一个触发器可以存储 1 位二进制信号；寄存 n 位 二进制数码，需要 n 个触发器。
现态
次态
输出
Q2n Q1n Q0n
Q2n+1Q1n+1Q0n+1
Z
00 0
00 1
0
00 1
01 1
0
01 1
01 0
0
01 0
11 0
0
11 0
10 1
0
10 1
00 0
1
10 0
00 1
0
11 1
10 0
1
画状态图 /Z
Q3Q2Q1
/1
100
111
/0
/0
/0
000
001
011
/1
/0 101
0 010 1 1 101 1 2 010 1
/1 000 001
/1 011
/1111
/1110
/1 100
/0 有效状态和有效循环 010 /1 101
无效状态和无效循环 /1
能否自启动? 能自启动：存在无效状态，但没有
形成循环。
不能自启动：无效状态形成循环。
画时序图 /1 /1 /1 /1 /1
Q3nQ1n Q2nQ1n Q3nQ2nQ1n Q2n1 Q3nQ1n Q2n Q3n Q2n
Q3nQ2nQ1n Q3nQ2n Q3n1 Q2nQ1n Q3n Q2n Q3n
Q3nQ2nQ1n Q3nQ2n
Z Q3nQ1n
计算，列状态转换表
4 边沿 D 触发器 (74175、74LS175)
d0 0
d0 1
d0 2
d03
Q0 Q0
FF0 1D C1
RD
Q1 Q1
FF1 1D C1
RD
Q2 Q2 FF2 RD
1DC1
Q3 Q3 FF3
1DC1 RD
D0
1
CP
D1
特点：
D2
D3
同异保步步送清数持零
1
CR
01
并入并出，结构简单，抗干扰能力强。
001 010 011 100 000 010 010 100
输出
时钟条件
CP2
CP0
CP2 CP1 CP0
CP2
CP0
CP2 CP1 CP0
CP2
CP0
CP2 CP1 CP0
CP2
CP0
CP2 CP1 CP0
状态转换图
101

000 001 010 110


100 011

111
能自启动
0 ×××× ××××× 0 0 0 0
1 × × 0 × × × × × × Q0n Q1n Q2n Q3n
1 1 1 ↑ × × d0 d1 d2 d3 d0 d1 d2 d3
1 0 1 ↑ 1 × × × × × 1 Q0n Q1n Q2n 1 0 1 ↑ 0 × × × × × 0 Q0n Q1n Q2n 1 1 0 ↑ × 1 × × × × Q1n Q2n Q3n 1 1 1 0 ↑ × 0 × × × × Q1n Q2n Q3n 0
输出方程 Y1 SQ2nQ0n Y2 Q2nQ1nQ0n
驱动方程
J0 K0 1 J1 Q0n SQ2n , K1 Q0n J2 Q1nQ0n , K2 Q0n Q1n S
Qn1 JQn KQn
Q2n1 Q2nQ1nQ0n SQ2n Q1n Q2n Q0n Q1n1 SQ1nQ0n Q2n Q1nQ0n Q1n Q0n Q0n1 Q0n
时钟条件
cp2
cp0
cp2 cp1 cp0
cp2
cp0
cp2 cp1 cp0
cp2
cp0
cp2 cp1 cp0
cp2
cp0
பைடு நூலகம்cp2 cp1 cp0
状态转移图
/1
/0
/0
/1
111
000
001
010
101
/1
/0 /1
/0
100
011
110
[例] 异步时序电路
&
[解] 写方程式 时钟方程
1D Q0 1D
Q0
C1
1K
Q0
FF1 1J
Q1
C1
1K Q1
FF2 1J C1 1K
Q2
时钟方程
CP0 CP1 CP2 CP
Q2
输出方程
CP (同步)
(Moore 型) Y Q2n Q1n Q0n
驱动方程 特性方程 状态方程
J0 Q2n , K0 Q2n
Q0n1 Q2n Q0n Q2nQ0n Q2n
/0 110
/0 010
波形图
123456 CP Q1 Q2 Q3 Z
例:分析电路 [解]写方程式
时钟方程
状态方程
Q0n1 Q0n
Q1n1 SQ1nQ0n Q2n Q1nQ0n Q1n Q0n
CP0 CP1 CP2 CP
Q2n1 Q2nQ1nQ0n SQ2n Q1nMeQal2nyQ型0n
输出方程：
J1 Q3nQ2n
J 2 Q3nQ1n
J 3 Q2nQ1n
K1 Q3nQ2n
K 2 Q3n
K 3 Q2n
Z Q3nQ1n
状态方程 将各触发器的驱动方程代入触发器的特性方程Qn+1= JQ n KQn
Q1n1 Q3nQ2n Q1n Q3nQ2n Q1n
状态 转换表
状态图
Q2Q1Q0
S/Y1Y2
输入 现态 S Q2nQ1nQ0n
0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011 1 100 1 101 1 110 1 11/10 1 1
次态
输出
Q2n+1Q1n+1Q0n+ Y1Y2
Q2n1 Q1nQ0n (CP 有效)
求状态转换表 Q0n1 QC2nPQ0 0n CQP1n21CQP1n QC2nP11 Q1n0Q0n
现态
Q2nQ1nQ0n 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
次态
Q2n+1Q1n+1Q0n+1
J3 Q2nQ1n
K3=1
状态方程
Q n1 1

Q3n Q1n
CP下降沿到达时有效
Q2n1 Q2n
Q1由1→0时有效
Q n1 3
Q3nQ2nQ1n
CP下降沿到达时有效
输出方程
Z Q3n
Q n1 3
Q3nQ2nQ1n
状态表
Q2n1 Q2n
现态
次态
Q3nQ2nQ1n
画时序图 CP0 CP2 CP
CP1 Q0
CP 1 Q0 Q0 Q1 Q2
000 001 010


100 011
不画无 效状态
2345
6.2 常用时序逻辑电路
6.2.1 寄存器
1. 概念和特点
(1) 概念
寄存：把二进制数据或代码暂时存储起来。 并行 寄存器：具有寄存功能的电路。1 0 1 … 0 输出
Q3n+1Q2n+1Q1n+1
Q n1 1

Q3n Q1n
输出
时钟条件
现态
Q3nQ2nQ1n 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
状态表
次态 Q3n+1Q2n+1Q1n+1
00 1 01 0 01 1 10 0 00 0 01 0 01 0 00 0
输出
Q1n1 Q0n Q0n1 Q2n
次态
Q2n+1Q1n+1Q0n+1
00 1 01 1 11 1 11 0 10 0 00 0 10 1 01 0
Y Q2n Q1n Q0n
输出
Y
1 1 1 1 1 0 1 1
计算，列状态转换表
画状态转换图
CP Q2 Q1 Q0 Y
0 000 1 1 001 1 2 011 1 3 111 1 4 110 1 5 100 0
左移寄存器 Q0
Q1
Q2
Q3
左移
FF0
FF1
FF2
FF3
Di
输出
1D
1D
1D
1D
C1
C1
C1
C1
左移
输入
CP
驱动方程 D0 Q1n、D1 Q2n、D2 Q3n、D3 Di 状态方程 Q0n1 Q1n ,Q1n1 Q2n ,Q2n1 Q3n ,Q3n1 Di 主要特点：
(2) 特点
主要由触发 器构成,一般不 对存储内容进 行处理。
串行 输入 01
Q0 Q1
Qn–1

FF0 FF1 FFn–1
控制信号

01 串行 输出
1D0 D01
1
… D0n–1
并行 输入
(3)分类 (一) 按功能分
基本寄存器 (并入并出)
移位寄存器 (并入并出、并入串出、 串入并出、串入串出)
0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 00 0 0 0 01 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 0 0 0 10 1 1 1 00 0 0 0 11
能自启动
1/11 /00 /00 /00 /00 /00 0/00 0/00
14 13 12 11 10 9 8
保持 不变
7471461464
异步
1 2 3 4 5 6 7 清零
DSA DDSBSAQD0SBQC01P QC12R Q3 地 送数
DS DSA DSB Q0 Q1 Q7
（3）集成双向移位寄存器74LS194
D0
S1 1 1
000 001 011 111 110 100 CP下降沿触发
/0
CP 1 2 3 4 5 6
Q2 0 0 0 1 1 1 0 Q1 0 0 1 1 1 0 0
Q0 0 1 1 1 0 0 0 Y
[例]
&
1J
Q1
C1
&
Q1
1K
& 1J
Q2
C1
Q2 1K
& 1J
Q3
C1
Q3 1K
& Z
CP
驱动方程：
第6章 时序逻辑电路
6.1 时序逻辑电路的分析 6.2 常用时序逻辑电路 6.3 时序逻辑电路的设计
6.1 时序逻辑电路的分析
1. 分析步骤
时序电路
时钟方程
输出方程
驱动方程
特 性
方
状态方程 程
状态表
计算 状态图
CP 触
发 时序图 沿
6.1.1 同步时序逻辑电路的分析 & Y 写方程式
FF0 1J