功率MOSFET的研究与发展

功率MOSFET的研究与发展

张波

电子科技大学电子薄膜与集成器件国家重点实验室，四川，成都，610054

从1975年美国IR公司推出VVMOS（Vertical V-groove MOSFET）以来，功率MOSFET器件得到快速发展，已成为中小功率应用领域的主流功率半导体开关器件[1]。功率MOSFET一直沿着结构优化、创新结构和宽禁带半导体材料三个方向发展，将器件性能推向更高电压应用范围、更低导通损耗、更高工作频率和更高可靠工作。

一、结构优化

VVMOS是第一个商业化的功率MOSFET，为改善V型槽顶端的电场尖峰和电流集中效应，研究人员又发明了了VUMOS（Vertical U-groove MOSFET），但VVMOS和VUMOS均是利用各向异性原理湿法腐蚀形成沟槽结构，工艺稳定性不佳。因此当平面型的垂直双扩散MOSFET—VDMOS（Vertical Double Diffused MOSFET）发明以后，VDMOS便成为功率MOSFET的主流结构并沿用至今。

功率MOS器件是一个三端半导体开关，常用于电路的电源和负载控制。功率MOS器件导通电阻越小，它通过的电流就越大。如计算机的CPU、Memory、TFT背光、风机等的供电控制，都要求功率MOS器件小体积、低损耗和大电流。特别是随着CPU主频不断提高和内部电源电压不断降低，要求初始启动电流越来越大，常常需要80A甚至100A以上的电流。在既定的小体积封装内，要达到大的开关电流，除改善封装的热特性外，唯一可行的办法就是减小器件导通电阻。目前除了通过优化器件结构（或研发新器件结构和应用新材料）减小导通电阻外，另一个有效方法是增加单位面积内的元胞（Cell）数量，即增加元胞密度。因此，高密度成为当今制造高性能功率MOS器件的关键技术。

目前，功率MOS器件的工艺水平已进入亚微米甚至向深亚微米发展，利用

Spacer技术研制的小单元尺寸功率MOS器件和槽栅功率MOS器件（也称为Trench MOSFETs或TMOS或RMOS或UMOS等）已市场化。 IR公司生产的第八代（Gen-8）HEXFET元胞密度为每平方英寸1.12亿个元胞，且IRF1704器件的最高工作温度也提升到200°C。

在低压低功耗功率MOS器件领域，槽栅功率MOS器件得到迅速发展。图1是槽栅功率MOS器件结构示意图和其导通电阻表达式。由于槽栅功率MOS器件结构中没有传统VDMOS器件所固有的JFET电阻，使得槽栅功率MOS器件的单元密度（cell density）可以随着加工工艺特征尺寸的降低而迅速提高。美国AATI 公司采用0.35μm工艺生产的槽栅功率MOS器件，其单元密度高达每平方英寸287M个元胞。为进一步提高槽栅功率MOS器件性能，研究者还提出了包括槽底部厚栅氧（Thick Bottom Oxide）结构[2]、窄槽结构（Narrow Trench）[3]、深槽积累层[4]和W形槽栅（W-shaped gate trench MOSFET）结构[5]等。图2给出了日本东芝公司提出的深槽积累层模式功率MOS器件结构示意图。该结构在两个窄的矩形栅电极和薄的N-漂移区之间有一个窄的高电阻率N-外延层，该外延层由于

图1 槽栅MOSFET结构示意图

P+栅电极的内建势作用而恒处于耗尽状态，从而使器件在没有P基区的条件下也

处于常关状态。由于槽侧壁积累层的形成可实现低导通电阻，同时引入的N -漂移区（缓冲层）降低了漏极高压时槽型栅底部拐角处的峰值电场，提高了器件耐压，因此获得了阻断电压33V 、导通电阻10m Ω.mm 2的器件。

功率MOS 器件常常用在频率较高的

场合，开关损耗在频率提高时愈来愈占主要

位置，降低栅电荷Q G 可有效降低开关损耗。

为降低栅电荷，在制造上可以采用前面介绍

的槽底部厚栅氧结构、窄槽结构和W 形槽

栅结构等。图3所示为美国Vishay-Siliconix

公司Darwish 博士等人提出的W 形槽栅结

构，其阻断电压为35V ，优值（R on ×Q G ）为

12m Ω·nC 。该结构通过在槽的边墙（Walls ）

和边脚（Corners ）形成薄栅氧，在槽底部产

生厚氧化层，从而可在保证器件的开关速度和击穿电压的同时降低密勒电容。

此外，在功率MOS 器件研究中，功率MOS 器件与快速二极管（肖特基势垒二极管SBD 、结势垒肖特基JBS 、混合PiN 肖特基二极管MPS 等）的单片集成，带温度感应及电流感应功能的智能功率MOS 器件，逻辑电平驱动的功率MOS 器件，采用自对准工艺减少掩膜版次数、采用非均匀漂移区降低导通电阻、采用双面冷却、焊带（Ribbon ）压焊、无焊接封装等新型封装技术以提升器件性能，

以及降低R on ×Q G 优值（FOM ：Figure Of Merit ）的新结构、新工艺等正不断涌现。 二、 Super Junction 结构

在功率MOS 器件设计中，击穿电压（BV ）与比导通电阻（R on ）存在2.5次方的关系：R on =5.93×10-9(BV)2.5[6]。为了解决这对矛盾，一种基于电子科技大学陈星弼院士中美发明专利[7]，打破了传统功率MOS 器件理论极限[8,9]，被国际上盛誉为“功率MOS 器件领域里程碑”的新型功率MOS 器件－CoolMOS 于1998年问世并很快走向市场[10,11]。德国Infineon 公司公司率先推出的CoolMOS

由于采用新的耐压层

图3 W 形槽栅MOSFET 结构示意图

结构（陈院士称为复合缓冲层：Composite Buffer Layer 。国际上又称为Super Junction 结构、Multi-RESURF 结构或3D RESURF 结构等）[12]，在几乎保持功率MOS 器件所有优点的同时，又有着极低的导通损耗（R o n ∝BV 1.23）[13]。目前国际上Infineon 、IR 、Toshiba 、Fairchild 、STMicroelectronics 等多家公司采用该技术生产低功耗功率MOS 器件。

这里需特别指出的是，Super Junction 结构是一种耐压层上的结构创新，不仅可用于垂直功率MOS 器件，还可用于功率IC 的关键器件LDMOS 以及SBD 、SIT （静电感应晶体管）等功率半导体器件[14-16]，是功率半导体器件发展史上的里程碑式结构，该发明由此也名列2002年信息产业部三项信息技术重大发明之首位。

Infineon 最早推出的600V CoolMOS 与常规MOSFET 器件相比，相同的管芯面积下导通电阻下降到常规MOSFET 的1/5。目前，Infineon 已经推出900V 的CoolMOS ，其FOM （优值）低达35Ω·nC ，导通电阻较同样封装的传统900V MOSFET 低75%。

图4为采用传统技术的VDMOS 器件结构和采用Super Junction （SJ ）结构的CoolMOS TM 器件结构示意图。

从图中可以清楚看到，

CoolMOS 器件采用交替的

P/N 结构代替了传统功率

MOS 器件的低掺杂漂移区。

在CoolMOS 器件导通时，多

数载流子（图中N 沟器件为电

子）参与导电，因此其开关特性与传统功率MOS 器件相似。而当器件反向偏置时, 复合缓冲层将产生一个横向电场,使PN 结相互耗尽，从而起到承受电压的作用。由于复合缓冲层中P/N 柱的掺杂浓度可远高于传统器件的漂移区浓度，从而使得导通电阻大大降低，进而改善了导通电阻与器件耐压之间的矛盾。

(b) CoolMOS DRAIN (a) VDMOS 结构TM 结构 图4 功率MOS 器件结构示意图