成像声纳
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Wn cos(Tn )
模块 1# 虚部数据 . . 模块 9# 虚部数据
数 据 选 择
双端口 RAM 1# 虚部
加权系数 ROM
Wn sin(Tn )
加权 叠加 运算 单元
双端口 RAM 2# 虚部
波束形成运算程序功能模块
2.2.2 控制模块FPGA代码设计
S0
否
FPGA还要进行AGC、 TVG增益控制以及承担干
≥0.2
7.5 3.5 4
发射机
接收机调理/数字 接收机调理 接收机调理
接收机系统总功耗：65W
1.4 系统电源设计
系统采用48V输入，在电源板上实现发射机和接收机所需电源 的转换。根据电源板的尺寸规定和系统功耗需求，采用金升阳 的隔离模块产生发射机所需的+5V和+15V电压，采用VICOR公 司的VI晶片产生±5V的接收机电源，以及采用LT公司的4600芯 片从+5V转换成+2.1V的电压，电源板的设计框图如下所示。
SPI接口对芯片内部的寄存器进行配置
AFE5801输出时钟
AFE5801输出数据
1.2 信号处理模块
FPGA继承了门阵列逻辑器件密度高和通用性
强的优点，又具备可编程逻辑器件的可编程特
性，可以通过编程实现多种逻辑功能，因此系
统设计中既以FPGA来实现声纳波束形成，又
由FPGA来完成A/D单元和数据收发单元的控 制。
标，采用了较高的信号发射频率450kHz(波长λ
为3.33mm)。根据采样定理，选用4倍频率采样
，即1.8MHz的采样率
2.1.2 复解调算法
目的：提取声纳回波信号的包络
cos 0t
x(t ) s (t ) n(t )
LPF
xr
x ' (t ) xr (t ) jxi (t )
1.2 信号处理模块
FPGA内部资源是有限的，本系统在算法部分
所采用的FPGA将根据信号处理中滤波器的设
计方法和波束形成所需的计算量决定。
表1 数字波束形成算法所需要的资源数量
滤波抽取需要的
乘法器数量 288
通道复用的工作时钟
波束形成需要乘法器
近场远场的总系数量
288MHz
32
11328Kbit
2.2.2 发射电路信号源设计
FPGA产生的信号源波形
其中脉宽取为0.5ms，重复周期为67ms，占空比为35%
2.2.2 增益补偿控制——TVG
声纳系统所需4条TVG曲线
2.2.2 增益补偿控制——TVG
通过SPI接口实现TVG控制波形图
2.2.2 增益补偿控制——AGC
FPGA根据A/D转换后第一通道的12-bit数据的大小产生8-bit的增 益控制信号用于信号调理板的自动增益控制（AGC），或者根据 干端设备发来的增益控制命令进行手动增益控制。
2.1.4 声纳波束形成算法——远场
1＃波束方向
目标S
1＃波束等效弦 （1－91#基元）
90# 89# 46# 145# 91#
B
K#
波束范围
k
2# 1#
i
o
R
179# 180#
2.1.4 声纳波束形成算法——远场
第 1# 波 束 方 向 图 0
旁瓣电平 -15.16dB
归 一 化 增 益 值 (dB)
数据 传输 与控 制
声纳电缆
发射 声基 阵
同步 驱动 信号
同步 驱动 信号
报告内容
1 硬件设计 2 信号处理算法及FPGA程序设计
3 软件设计
4 产品成果
1 硬件设计
1.1 信号调理与A/D采集子模块 1.2 信号处理模块
1.3 数据传输处理模块
1.4 系统电源设计
声纳系统硬件架构
1.1.1 前放模块与AGC模块
衰减档 0dB 60dB 80dB 测试信号min 20mVpp 20uVpp 2uVpp 测试信号max 5Vpp 5mVpp 500uVpp
以前端放大器的输入信号1mVpp为例：
1.1.1 前放模块与AGC模块
衰减器输出波形，测试输入信号
1.1.1 前放模块与AGC模块
-10
波束宽度 0.987度
-20
-30
-40
-50
-60
-70
0
10
20
30
40 50 角 度 (度 )
60
70
80
90
在没有噪声与干扰的理想情况下，利用MATLAB仿真得到 1#波束指向性图。
2.1.4 声纳波束形成算法——近场
聚焦点
1＃波束等效弦 （1－91#基元）
90# 89# 46# 145# 91#
HYXXXX成像声纳介绍
南京航空航天大学 电子信息工程学院 夏伟杰
报告内容
多路回波信号调理 多路回波信号同步采集 数字波束形成算法研究 数字波束形成算法的FPGA实现 图像数据高速传输 电脑端显示控制软件等
系统框图
接 收 声 基 阵 信 号 调 理
A/D
解调 抽样 滤波
数字 波束 形成
平台 FLASH 时钟网络 RS232/RS422/ 看门狗 Virtex-5 FPGA XC5VFX70T DDR2 10/100M 以太网 FLASH
数据传输模块硬件框图
1.4 系统电源设计
系统电压（V） +95 +15 典型电流值（A） ≥0.2 ≥0.4 所属系统 发射机 发射机
+5
+5.5 -5.5 +2.1
2.1 信号处理算法
coswt 1 8 AD采样 (AFE5801) 1－ 20 × × sinwt coswt 81-100 × × 169 176 177 180 AD采集模块 AD采样 (AFE5801) 161-180 sinwt coswt × × sinwt 正交移相 抽选 滤波 器 FPGA 抽选 滤波 器 抽选 滤波 器 180 路 实 虚 部 数 据 选 择
电源板设计框图
1.4 系统电源设计
系统模拟板对微小信号进行调理和采集，对电源纹波 的要求很高。在系统电源的设计中，为了实现对开关 电源输出纹波的控制，设计采用了VICOR公司的QPO （quiet power output）模块对输出的共模和差模噪声 进行抑制，达到了几毫伏的纹波效果。
设计内容
sin 0t
LPF
xi
复解调原理图
2.1.3 信号抽取算法
信号解调后带宽为25KHz，采样率为1.8MHz，理想 情况下可以以36:1的抽取率进行抽取，满足Nyquist采 样定律，但是这种陡降的理想低通滤波器实现不了， 所以抽取率必须小于36。
抽取率越大滤波器的阶数越高，硬件实现越复杂。尽 可能采用较大的抽取率来减小数据率与降低滤波器阶 数是一对矛盾体，对两者权衡考虑，最终采用20:1的 抽取率对信号降采样。 20：1抽取器设计成多级抽取器级联（4:1和5:1级联） 。
2.1.6 标准信号源仿真
y sin(2 450000 t) 1
标准信号源仿真 0 -10
从基阵90°方向 射向基元，通过 延时得到各基元 处的信号；同时
-20
归 一 化 增 益 值 （ dB）
-30
-40
-50
-60
采集，一个周期
50 60 70 80 90 100 方位角度（度） 110 120 130 140
1.3 数据ቤተ መጻሕፍቲ ባይዱ输处理模块
该模块选用Xilinx公司的FPGA芯片 VIRTEX-5 XC5VFX70T作为核心处 理器，内嵌PowerPC 440硬核处理器 ，能够支持VxWorks实时操作系统的 运行，运行主频最高达400MHz ， VxWorks的高速运行为系统上实现千 兆网传输和控制指令下发提供了较 好的基础。
号进行滤波的功能。
1.1.2 带通滤波器模块
单通道调理电路的幅频曲线测量结果
50uV信号经放大和滤波后的效果图
1.1.3 AD采集模块
采用多路AD转换的集成芯片,尽可能地节约空间
1.1.3 AD采集模块
SPI接口对芯片内部的寄存器进行配置
AFE5801输出时钟
AFE5801输出数据
1.1.3 AD采集模块
1.1.2 带通滤波器模块
带通滤波器模块采用220MHz带宽的OPA2830放 大器。利用该放大器芯片内部的两级运放，搭建 成四阶多反馈（MFB）结构的带通滤波器。
1.1.2 带通滤波器模块
仿真软件TINA 对滤波器进行仿真 3dB带宽
带通滤波器实测幅频曲线
1.1.2 带通滤波器模块
对前端放大后的AGC输出信号进行带通滤波， 看出带通滤波器能够很好地完成对AGC输出信
重复周期：
脉宽 ：范围为 0.05ms~0.5ms。
使能信号：当脉冲方波信号有时，使能信号为高，当脉冲方波 信号没有时，使能信号为低。
2.2.2 发射电路信号源设计
对应一路发射的驱动信号放大图
频率：即工作频率，450KHz。
占空比： A和B 的比值 通过改变占空比实现功率档的调整。功率档最大档暂定 对应的占空比为45%，通过改变占空比则可得到其他几档功率 。
Start =1? Select=’1’ S1
是
Select=’0’ S3
否
湿端数据、命令的发送和
接收，并根据干端设备的
Start =0?
是
否
AD_Read_ start=1? 是
命令，控制水下各设备协
同工作。
S2
否 是
Start =0?
FPGA启动工作状态流程
2.2.2 发射电路信号源设计
FPGA产生低电平信号源提供给发射电路
1.1 信号调理与A/D采集子模块
前放模块与AGC模块
带通滤波器模块 A/D采集模块
信号调理与A/D采集 硬件电路结构图
1.1.1 前放模块与AGC模块
前端放大模块的测试输入为信号发生器输出的 450KHz的正弦波信号。 信号发生器产生的信号最低幅度有限，只能到 20mV ，对前放模块测试时利用模拟衰减器对 输入的测试信号幅度进行衰减，衰减档分为 60dB ， -80dB ， -100dB ， -120dB 。测试信号幅 度范围为：
Wn cos Tn
加权系数 ROM 加权系数 ROM
Wn sin Tn
加权 叠加 运算 单元
512 波束 输出
波束形成
AD采样 复解调
信号抽取 波束形成
信号处理流程图
2.1.1 AD采样率的确定
本采集系统的设计基于水下声成像技术，为获
得较高的近场分辨率，参考国外同类产品的指
经差分放大电路后波形
1.1.2 带通滤波器模块
声纳接收机输入信号的范围从几十微伏到几百毫 伏级，经前级放大后需要对放大后的信号滤波和 调理，以达到ADC芯片的输入范围之内。为了简 化设计，将带通滤波器和衰减器做成一个模块， 其技术指标如下表所示。
中心频率 通带增益 3dB带宽 带内纹波 450kHz -15dB ≥50kHz ≤1dB
1.1 信号调理与A/D采集子模块
主要完成小信号（接收声基阵的输出信号）的 放大和滤波，实现TVG、AGC增益控制。 工作参数：
通道数：180路 中心频率：450kHz 工作带宽：不小于50kHz 最大总增益：≥110dB 可变增益控制范围：≥75dB（程控增益加时控增益） 等效输入端噪声：≤1.5μV（有效值） 多路幅度一致性：≤2dB 多路相位一致性：≤3°
1＃波束方向
R0
rk
B
r91
K#
波束范围
k
2# 1#
i
o
R
179# 180#
近场波束形成示意图
2.1.5 MATLAB仿真分析非确定因素 对波束形成的影响
A、确定波束指向允许偏离的范围
原图
相对误差为0.2时
当相对误差为0.2时，虽然与原图有所区别，但不影响视觉效果上 对物体的分辨能力。
允许相对误差：0.2；绝对误差：正负0.036度。
波束数据发送 数据 收发 控制
A/D转换过程设计 数据串行解调设计 FIR抽取滤波器设计 波束形成FPGA设计
功能子模块连接
2.2.1 波束形成FPGA设计实现
模块 1# 实部数据 . . 模块 9# 实部数据 数 据 选 择 双端口 RAM 1# 实部
双端口 RAM 2# 实部
加权系数 ROM 控制部分 （读写地址、 使能信号）
-70 40
采集4个点
采用标准信号源得到的512个波束数据
2.2 FPGA设计实现
A/D模块 采样控制 180 A/D 采样 数据 解 调 数据 选择 标准信号源 4:1 滤波 抽取 4:1 滤波 抽取 5:1 滤波 抽取 5:1 滤波 抽取 实部 180 基元 数据 存储 命令 接收
虚部
波束 形成
1 硬件设计 2 信号处理算法及FPGA程序设计
3 软件设计
2 信号处理算法及FPGA程序设计
主要完成功能： 180路A/D数据读取 180路数据解调、滤波、抽样及512个波束形成 将波束输出数据（求模后的波束数据）发送到 干端设备，并根据干端设备的命令，控制水下 各设备协同工作 通过数据接口实时向控制子模块发送一个通道 A/D采样后的通道信息用于AGC计算 产生180路标准测试信号源并完成机内测试
模块 1# 虚部数据 . . 模块 9# 虚部数据
数 据 选 择
双端口 RAM 1# 虚部
加权系数 ROM
Wn sin(Tn )
加权 叠加 运算 单元
双端口 RAM 2# 虚部
波束形成运算程序功能模块
2.2.2 控制模块FPGA代码设计
S0
否
FPGA还要进行AGC、 TVG增益控制以及承担干
≥0.2
7.5 3.5 4
发射机
接收机调理/数字 接收机调理 接收机调理
接收机系统总功耗：65W
1.4 系统电源设计
系统采用48V输入，在电源板上实现发射机和接收机所需电源 的转换。根据电源板的尺寸规定和系统功耗需求，采用金升阳 的隔离模块产生发射机所需的+5V和+15V电压，采用VICOR公 司的VI晶片产生±5V的接收机电源，以及采用LT公司的4600芯 片从+5V转换成+2.1V的电压，电源板的设计框图如下所示。
SPI接口对芯片内部的寄存器进行配置
AFE5801输出时钟
AFE5801输出数据
1.2 信号处理模块
FPGA继承了门阵列逻辑器件密度高和通用性
强的优点，又具备可编程逻辑器件的可编程特
性，可以通过编程实现多种逻辑功能，因此系
统设计中既以FPGA来实现声纳波束形成，又
由FPGA来完成A/D单元和数据收发单元的控 制。
标，采用了较高的信号发射频率450kHz(波长λ
为3.33mm)。根据采样定理，选用4倍频率采样
，即1.8MHz的采样率
2.1.2 复解调算法
目的：提取声纳回波信号的包络
cos 0t
x(t ) s (t ) n(t )
LPF
xr
x ' (t ) xr (t ) jxi (t )
1.2 信号处理模块
FPGA内部资源是有限的，本系统在算法部分
所采用的FPGA将根据信号处理中滤波器的设
计方法和波束形成所需的计算量决定。
表1 数字波束形成算法所需要的资源数量
滤波抽取需要的
乘法器数量 288
通道复用的工作时钟
波束形成需要乘法器
近场远场的总系数量
288MHz
32
11328Kbit
2.2.2 发射电路信号源设计
FPGA产生的信号源波形
其中脉宽取为0.5ms，重复周期为67ms，占空比为35%
2.2.2 增益补偿控制——TVG
声纳系统所需4条TVG曲线
2.2.2 增益补偿控制——TVG
通过SPI接口实现TVG控制波形图
2.2.2 增益补偿控制——AGC
FPGA根据A/D转换后第一通道的12-bit数据的大小产生8-bit的增 益控制信号用于信号调理板的自动增益控制（AGC），或者根据 干端设备发来的增益控制命令进行手动增益控制。
2.1.4 声纳波束形成算法——远场
1＃波束方向
目标S
1＃波束等效弦 （1－91#基元）
90# 89# 46# 145# 91#
B
K#
波束范围
k
2# 1#
i
o
R
179# 180#
2.1.4 声纳波束形成算法——远场
第 1# 波 束 方 向 图 0
旁瓣电平 -15.16dB
归 一 化 增 益 值 (dB)
数据 传输 与控 制
声纳电缆
发射 声基 阵
同步 驱动 信号
同步 驱动 信号
报告内容
1 硬件设计 2 信号处理算法及FPGA程序设计
3 软件设计
4 产品成果
1 硬件设计
1.1 信号调理与A/D采集子模块 1.2 信号处理模块
1.3 数据传输处理模块
1.4 系统电源设计
声纳系统硬件架构
1.1.1 前放模块与AGC模块
衰减档 0dB 60dB 80dB 测试信号min 20mVpp 20uVpp 2uVpp 测试信号max 5Vpp 5mVpp 500uVpp
以前端放大器的输入信号1mVpp为例：
1.1.1 前放模块与AGC模块
衰减器输出波形，测试输入信号
1.1.1 前放模块与AGC模块
-10
波束宽度 0.987度
-20
-30
-40
-50
-60
-70
0
10
20
30
40 50 角 度 (度 )
60
70
80
90
在没有噪声与干扰的理想情况下，利用MATLAB仿真得到 1#波束指向性图。
2.1.4 声纳波束形成算法——近场
聚焦点
1＃波束等效弦 （1－91#基元）
90# 89# 46# 145# 91#
HYXXXX成像声纳介绍
南京航空航天大学 电子信息工程学院 夏伟杰
报告内容
多路回波信号调理 多路回波信号同步采集 数字波束形成算法研究 数字波束形成算法的FPGA实现 图像数据高速传输 电脑端显示控制软件等
系统框图
接 收 声 基 阵 信 号 调 理
A/D
解调 抽样 滤波
数字 波束 形成
平台 FLASH 时钟网络 RS232/RS422/ 看门狗 Virtex-5 FPGA XC5VFX70T DDR2 10/100M 以太网 FLASH
数据传输模块硬件框图
1.4 系统电源设计
系统电压（V） +95 +15 典型电流值（A） ≥0.2 ≥0.4 所属系统 发射机 发射机
+5
+5.5 -5.5 +2.1
2.1 信号处理算法
coswt 1 8 AD采样 (AFE5801) 1－ 20 × × sinwt coswt 81-100 × × 169 176 177 180 AD采集模块 AD采样 (AFE5801) 161-180 sinwt coswt × × sinwt 正交移相 抽选 滤波 器 FPGA 抽选 滤波 器 抽选 滤波 器 180 路 实 虚 部 数 据 选 择
电源板设计框图
1.4 系统电源设计
系统模拟板对微小信号进行调理和采集，对电源纹波 的要求很高。在系统电源的设计中，为了实现对开关 电源输出纹波的控制，设计采用了VICOR公司的QPO （quiet power output）模块对输出的共模和差模噪声 进行抑制，达到了几毫伏的纹波效果。
设计内容
sin 0t
LPF
xi
复解调原理图
2.1.3 信号抽取算法
信号解调后带宽为25KHz，采样率为1.8MHz，理想 情况下可以以36:1的抽取率进行抽取，满足Nyquist采 样定律，但是这种陡降的理想低通滤波器实现不了， 所以抽取率必须小于36。
抽取率越大滤波器的阶数越高，硬件实现越复杂。尽 可能采用较大的抽取率来减小数据率与降低滤波器阶 数是一对矛盾体，对两者权衡考虑，最终采用20:1的 抽取率对信号降采样。 20：1抽取器设计成多级抽取器级联（4:1和5:1级联） 。
2.1.6 标准信号源仿真
y sin(2 450000 t) 1
标准信号源仿真 0 -10
从基阵90°方向 射向基元，通过 延时得到各基元 处的信号；同时
-20
归 一 化 增 益 值 （ dB）
-30
-40
-50
-60
采集，一个周期
50 60 70 80 90 100 方位角度（度） 110 120 130 140
1.3 数据ቤተ መጻሕፍቲ ባይዱ输处理模块
该模块选用Xilinx公司的FPGA芯片 VIRTEX-5 XC5VFX70T作为核心处 理器，内嵌PowerPC 440硬核处理器 ，能够支持VxWorks实时操作系统的 运行，运行主频最高达400MHz ， VxWorks的高速运行为系统上实现千 兆网传输和控制指令下发提供了较 好的基础。
号进行滤波的功能。
1.1.2 带通滤波器模块
单通道调理电路的幅频曲线测量结果
50uV信号经放大和滤波后的效果图
1.1.3 AD采集模块
采用多路AD转换的集成芯片,尽可能地节约空间
1.1.3 AD采集模块
SPI接口对芯片内部的寄存器进行配置
AFE5801输出时钟
AFE5801输出数据
1.1.3 AD采集模块
1.1.2 带通滤波器模块
带通滤波器模块采用220MHz带宽的OPA2830放 大器。利用该放大器芯片内部的两级运放，搭建 成四阶多反馈（MFB）结构的带通滤波器。
1.1.2 带通滤波器模块
仿真软件TINA 对滤波器进行仿真 3dB带宽
带通滤波器实测幅频曲线
1.1.2 带通滤波器模块
对前端放大后的AGC输出信号进行带通滤波， 看出带通滤波器能够很好地完成对AGC输出信
重复周期：
脉宽 ：范围为 0.05ms~0.5ms。
使能信号：当脉冲方波信号有时，使能信号为高，当脉冲方波 信号没有时，使能信号为低。
2.2.2 发射电路信号源设计
对应一路发射的驱动信号放大图
频率：即工作频率，450KHz。
占空比： A和B 的比值 通过改变占空比实现功率档的调整。功率档最大档暂定 对应的占空比为45%，通过改变占空比则可得到其他几档功率 。
Start =1? Select=’1’ S1
是
Select=’0’ S3
否
湿端数据、命令的发送和
接收，并根据干端设备的
Start =0?
是
否
AD_Read_ start=1? 是
命令，控制水下各设备协
同工作。
S2
否 是
Start =0?
FPGA启动工作状态流程
2.2.2 发射电路信号源设计
FPGA产生低电平信号源提供给发射电路
1.1 信号调理与A/D采集子模块
前放模块与AGC模块
带通滤波器模块 A/D采集模块
信号调理与A/D采集 硬件电路结构图
1.1.1 前放模块与AGC模块
前端放大模块的测试输入为信号发生器输出的 450KHz的正弦波信号。 信号发生器产生的信号最低幅度有限，只能到 20mV ，对前放模块测试时利用模拟衰减器对 输入的测试信号幅度进行衰减，衰减档分为 60dB ， -80dB ， -100dB ， -120dB 。测试信号幅 度范围为：
Wn cos Tn
加权系数 ROM 加权系数 ROM
Wn sin Tn
加权 叠加 运算 单元
512 波束 输出
波束形成
AD采样 复解调
信号抽取 波束形成
信号处理流程图
2.1.1 AD采样率的确定
本采集系统的设计基于水下声成像技术，为获
得较高的近场分辨率，参考国外同类产品的指
经差分放大电路后波形
1.1.2 带通滤波器模块
声纳接收机输入信号的范围从几十微伏到几百毫 伏级，经前级放大后需要对放大后的信号滤波和 调理，以达到ADC芯片的输入范围之内。为了简 化设计，将带通滤波器和衰减器做成一个模块， 其技术指标如下表所示。
中心频率 通带增益 3dB带宽 带内纹波 450kHz -15dB ≥50kHz ≤1dB
1.1 信号调理与A/D采集子模块
主要完成小信号（接收声基阵的输出信号）的 放大和滤波，实现TVG、AGC增益控制。 工作参数：
通道数：180路 中心频率：450kHz 工作带宽：不小于50kHz 最大总增益：≥110dB 可变增益控制范围：≥75dB（程控增益加时控增益） 等效输入端噪声：≤1.5μV（有效值） 多路幅度一致性：≤2dB 多路相位一致性：≤3°
1＃波束方向
R0
rk
B
r91
K#
波束范围
k
2# 1#
i
o
R
179# 180#
近场波束形成示意图
2.1.5 MATLAB仿真分析非确定因素 对波束形成的影响
A、确定波束指向允许偏离的范围
原图
相对误差为0.2时
当相对误差为0.2时，虽然与原图有所区别，但不影响视觉效果上 对物体的分辨能力。
允许相对误差：0.2；绝对误差：正负0.036度。
波束数据发送 数据 收发 控制
A/D转换过程设计 数据串行解调设计 FIR抽取滤波器设计 波束形成FPGA设计
功能子模块连接
2.2.1 波束形成FPGA设计实现
模块 1# 实部数据 . . 模块 9# 实部数据 数 据 选 择 双端口 RAM 1# 实部
双端口 RAM 2# 实部
加权系数 ROM 控制部分 （读写地址、 使能信号）
-70 40
采集4个点
采用标准信号源得到的512个波束数据
2.2 FPGA设计实现
A/D模块 采样控制 180 A/D 采样 数据 解 调 数据 选择 标准信号源 4:1 滤波 抽取 4:1 滤波 抽取 5:1 滤波 抽取 5:1 滤波 抽取 实部 180 基元 数据 存储 命令 接收
虚部
波束 形成
1 硬件设计 2 信号处理算法及FPGA程序设计
3 软件设计
2 信号处理算法及FPGA程序设计
主要完成功能： 180路A/D数据读取 180路数据解调、滤波、抽样及512个波束形成 将波束输出数据（求模后的波束数据）发送到 干端设备，并根据干端设备的命令，控制水下 各设备协同工作 通过数据接口实时向控制子模块发送一个通道 A/D采样后的通道信息用于AGC计算 产生180路标准测试信号源并完成机内测试