高速数字集成电路

高速数字集成电路

摘要：随着微电子技术的快速发展，高速数字电路器件不断涌现，在如今的电子设计领域，高速数字电路设计已逐渐成为主流，当系统工作在如此高的速度时，将产生传输线效应和信号的完整性问题、合理设计电路，消除或者减小以上影响信号完整性的因素，提高高速数字信号的信号质量，是目前高速数字电路设计工程师所面临的主要问题。

关键词：高速数字电路阻抗频率

一、高速数字电路的定义

高速数字电路通常是指由于信号的高速变化而使得数字电路中

的模拟特性如导线的电感、电容等发生作用的电路。一般认为，工作频率超过50mhz的电路是高速电路。还有一种定义方法是根据信号边沿变化的速度来定义。信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿引发了传输的非预期结果。因此，通常约定如果线传播延时大于驱动端数字信号上升时间的

1/2，则认为此类电路是高速电路，并产生传输线效应。高速信号的定义也可以由信号的上升治速度决定，设tr为信号上升时间。tdd为信号线传播延时，定义为：当tr>4tpd，为安全区域；当2tpd ≤tr≤4tpd，信号落在不确定区域；当tr≤2tpd，信号落在问题区域，对于落在不确定区域及问题区域的信号，会出现信号质量的突变。一般认为，上升时间小于4倍信号传输延迟时间的信号可视为高速信号，设计时应采用高速数字电路的设计方法。

二、时间和频率

在低频时，普通互连线可有效地将两电路短路。而在高频时情况则不同。在高频时。仅有宽而平的导体能短路两个电路。相同的一根导线在低频情况下能有效地短路电路，而在高频时这根导线会产生太大的电感以至于它不能用来使电路短路。我们可以用它作为高频电感线圈而不能作为高频短路电路。一个10-12hz的正弦波需要30c联1年完成一个周期。在10-12hz时，晶体管一晶体管逻辑门电路ttl的正弦波在一天变化少于1v的百万分之一这是一个非常低的频率，但也不是全为0。如果把频率大幅度提高，时间周期会变得非常短，某些电气参数将会发生变化。例如，在1khz时，一段短的接地导线经测量得到的电阻是0.01ω。而由于趋肤效应，在1ghz时其电阻增加到了1.0ω。不仅如此，还得到了50ω的感抗。

三、时间和距离

电信号在导线和印刷电路板走线中的传播速度取决于其周围的

介质。传播延迟的大小以皮秒瑛寸印s方对为单位，它是传播速度的倒数。导线的传播延迟与其周围介质的介电常数的平方根成比例增加。导线的时间延迟仅指信号传播过整个线长所用的时间总量。布线的几何结构决定了其电场是驻留在电路板内还是进入空气中。当电场停留在电路板中时，实际的介电常数增大，因而信号传播较慢。当一个电路走线的环绕电场被封闭在电路板内两个地平面间时，其环绕电场完全驻留在电路板内。对于典型的fr-4印刷电路板材料，形成的实际介电常数为4.5。当电路走线位于印刷电路板

的外表层时，它的电场一部分存在于空气中而另一部分存在于fr-4基板材料中，由此形成的介电常数一般在2.8和4.5之间。因此，印刷电路板外层走线的传播速度比内层走线快。

四、四种类型的电抗

有四个电路概念将高速数字电路与低速数字电路区分开来，它们是电容、电感、互容和互感。这四个概念是描述和理解数字电路元件在高速电路中的特性的基础。在高速数字电路中通常使用阶跃响应来研究电容和电感。通过观察阶跃响应并运用以下三个经验法则，可描述出被测设备的特征：电阻器显示的是一个平坦的阶跃响应。在计时起点，输出电压上升到一个固定值并保持不变。电容器显示的是一个上升的阶跃响应。在计时起点。阶跃响应从零开始，但随后上升为一个满幅值的输出。电感器显示的是一个下降的阶跃响应。在计时起点，输出立即升至满幅值，随后逐渐衰减到零。阶跃响应作为时间的一个函数。我们可以根据其是否保持为常数，上升还是下降。就可以描述任何一个电路元件的特性，并且分别将这些元件划分为电阻性的、电容性的或电感性的。电抗的效应可以进一步细分为普通的和相互的两种类型。普通类型的电容和电感描述的是独立电路元件似端器干牛1的特性。互容和互感的概念描述的是一个电路元件对另一个电路元件的影响。在数字电路中，互容和互感通常会引起不必要的串扰，我们应该尽量使其最小化。

五、高速数字电路的信号完整性定义

信号完整性是指在信号线上的信号质量。差的信号完整性不是由

单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。源端与负载端阻抗不匹配会引起线上反射，负载会将一部分电压反射回源端。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。信号的振铃和环绕振荡由线上过度的电感和电容引起。振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。在电路中有大的电流涌动时会引起地弹，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。串扰是两条信号线之间的祸合。信号线之间的互感和互容引起线上的噪声。容性祸合引发祸合电流，而感性祸合引发祸合电压。pcb板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

六、特性阻抗

传输线的特性阻抗与定义为线上任意点电压波和电流波的比率，即v/i=zo。图1所示为一条传输线的二种表示法。图1a所示为用rlcg*单元建模的长度为dz的传输线微分段。并且用一个阻抗为z0的器件终结。rl-cg单元的特性阻抗被定义为电压v和电流i的比率，如图1a所示。假定负载而完全等于rlcg单元的特性阻抗，图1a所示可以用图4b所示的无限长传输线表示。图1a中的终端岛简

单表示了组成整个传输线模型的无限个阻抗为zo的附加rlcg片段。从电压源看过去。图1a和b是没有区别的。利用这个简化就可以导出无限长传输线的特性阻抗。图1传输线的两种表示法a微分片断b无限长传输线为了导出传输线的特征阻抗，必须分析图2.4a。假定线的特征阻抗等于终端阻抗zo，求解图4a的等效电路的输入阻抗得到等式：

其中，r为每单位长度欧姆，l为每单位长度亨利，c为每单位长度西门子，c为每单位长度法拉，而e每秒弧度。