计算机存储系统(课件).ppt

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

I/O2
I/O3 I/O4
8
9
WE*
5.1.2 半导体存储器芯片的结构
地 地 读 数 址 址 写 据 存储体 ① 存储体 寄 译 电 寄 存 码 路 存 DB AB 存储器芯片的主要部分,用来存储信息
② 地址译码电路
根据输入的地址编码来选中芯片内某个特 控制电路
定的存储单元
③ 片选和读写控制逻辑 OE WE CS
+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3
SRAM 6264的功能
工作方式 未选中 未选中 读操作 写操作 CS1* CS2 WE* OE* 1 × 0 0 × 0 1 1 × × 1 0 × × 0 1 D7~D0 高阻 高阻 输出 输入
动态RAM(DRAM)
静态RAM
只读存储器
掩膜式ROM(read
only memory)
可编程ROM(PROM,Programmable ROM) 可擦除的PROM(EPROM,Erasable
Programmable ROM)
电可擦除的PROM(E2PROM,Electrically
Erasable Programmable ROM)
选中存储芯片,控制读写操作
① 存储体
每个存储单元具有一个唯一的地址,
可存储1位(位片结构)或多位 (字片结构)二进制数据 存储容量与地址、数据线个数有关: 芯片的存储容量=2M×N =存储单元数×存储单元的位数 M:芯片的地址线根数 N:芯片的数据线根数
② 地址译码电路
0 A5 A4 A3 A2 A1 A0
存储容量为8K×8 28个引脚:

13根地址线A12~A0 8根数据线D7~D0 片选CS1*、CS2 读写WE*、OE*
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
28 27 26 25 24 23 22 21 20 19 18 17 16 15
第四章 存 储 系 统
计算机的存储系统
计算机的存储系
CPU
统一般由高速缓 存、内存、和外 存三级构成.
CACHE
主存(内存)
辅存(外存)
存储器的分类
按存储器与CPU的连接:缓存、内存、

和外存。 按存储介质:半导体存储器、磁存储器、 光存储器。 按存取方式:随机存储器、顺序存储器。 按信息的可保存性:随机存储器 (RAM)、只读存储器(ROM)
SRAM芯片2114
存储容量为1024×4
A6 A5 A4 A3
1 2 3 4 5 6 7
18 17 16 15 14 13 12 11 10
Vcc A7
A8
A9 I/O1
A0 18个引脚: A1 10根地址线A9~A0 A2 4根数据线I/O4~I/O1 CS* 片选CS* GND 读写WE*
SRAM 2114的功能
工作方 CS* 式 未选中 读操作 写操作 1 0 0 WE* I/O4~I/O1
× 1 0
高阻 输出 输入
SRAM 2114的读周期
TA TA读取时间 地址 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 T CS TRC读取周期 两次读取存储器所允许的最小时间间隔 TCX TODT 数据 有效地址维持的时间 DOUT TOHA
1 译 码 器 63
0
存储单元 A2 行 单译码结构 A1 译 64个单元 双译码结构 A0 码 7 双译码可简化芯片设计 64个单元 主要采用的译码结构 0 1 7 列译码
1
A3A4A5
单译码
双译码
③ 片选和读写控制逻辑
片选端CS*或CE* 有效时,可以对该芯片进行读写操作 输出OE* 控制读操作。有效时,芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时,数据进入芯片中 该控制端对应系统的写控制线
静态RAM(SRAM)基本的存储电路
随 机 存 取 存 储 器
静态存储器SRAM
特点:
用双稳态触发器存储信息。
速度快(<5ns),不需刷新,外围电路比较
简单,但集成度低(存储容量小,约1Mbit/ 片),功耗大。 在PC机中,SRAM被广泛地用作高速缓冲存 储器Cache。 对容量为M*N的SRAM芯片,其地址线数=㏒ 2M;数据线数=N。反之,若SRAM芯片的地 址线数为K,则可以推断其单元数为2K个。
WE
CO
TRC
SRAM 2114的写周期
TWC
TW写入时间 地址 从写入命令发出到数据进入存储单元的时间 CS 写信号有效时间 TWR TAW TWC写入周期 TW WE 两次写入存储器所允许的最小时间间隔 TDTW TDW 有效地址维持的时间 TDH
数据
DOUT
DIN
SRAM芯片6264
单管动态存储电路
随 机 存 取 存 储 器
DRAM特点:
DRAM是靠MOS电路中的栅极电容来存储信息的,由 于电容上的电荷会逐渐泄漏,需要定时充电以维持存 储内容不丢失(称为动态刷新),所以动态RAM需要 设置刷新电路,相应外围电路就较为复杂。 刷新定时间隔一般为几微秒~几毫秒 DRAM的特点是集成度高(存储容量大,可达1Gbit/片 以上),功耗低,但速度慢(10ns左右),需要刷新。 DRAM在微机中应用非常广泛,如微机中的内存条(主 存)、显卡上的显示存储器几乎都是用DRAM制造的。
存储器的主要性能指标
存储容量 速度
价格
其他:如可靠性、访问方式、信息存储
的永久性等。
内存、外存
内存——存放当前运行的程序和数据。 特点:快,容量小,随机存取,CPU可直接访问。 通常由半导体存储器构成:RAM、ROM 外存——存放非当前使用的程序和数据。 特点:慢,容量大,顺序存取/块存取。需调入内存后 CPU才能访问。 通常由磁、光存储器构成,也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘
半导体存储器的分类
静态RAM(SRAM) 随机存取存储器 (RAM) 半导体 存储器
动态RAM(DRAM)
掩膜式ROM
只读存储器 (ROM)
一次性可编程ROM(PROM)
紫外线擦除可编程ROM(EPRO
电擦除可编程ROM(EEPROM)
随机存取存储器
半 导 体 存 储 器 的 分 类
(static random access memory) 动态RAM (dynamic random access memory)
相关文档
最新文档