数字电子技术数字电子钟课程设计

数字电子技术数字电子钟课程设计

设计题目：数字电子钟

专业：电气化铁道

学号：

姓名：

指导教师：

设计时间：

设计技术参数

1•时制式为24小时制。

2•采用LED数码管显示时、分，秒采用数字显示

3•具有方便的时间调校功能。

4•计时稳定度优于10-4,可精确校正计时精度。

5.交流220V供电，但停电24小内要维持正常计时（停电可不显示时间）

6.其它附加功能（显示星期、报时、停电查看时间）。设计原理及其框图1.数字钟的构成

附图SZZ-1数字钟的构成框图

数字钟是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、

译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器” ，“秒计数器”采用60 进制计数器，每累计60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器” 。“时计数器”采用24进制计时器，可实现对一天24 小时的累计。每累计24小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数器” 采用7 进制计时器，可实现对一周7 天的累计。译码显示电路将“时” 、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过七位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图SZZ-1 所示为数字钟的一般构成框图。

1)晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

2)分频器电路

分频器电路将32768Hz 的高频方波信号经32768( 215)次分频后得到1Hz 的方

波信号供秒计数器进行计数。分频器实际上也就是计数器。

3)时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器，时个位和时十位计数器为24 进制计数器，星期计数器为7 进制计数器。

4)译码驱动电路

译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

5)数码管

数码管通常有发光二极管( LED )数码管和液晶( LCD )数码管，本设计提供的为LED 数码管。

6)直流稳压电源在电子电路中，通常都需要电压稳定的直流电源供电。它是由电源变压器、整流、滤波和稳压电路等四部分组成。本设计采用的直流稳压电源，输入为220V 的交流电，输出为5V 左右的稳定电压。

2．数字钟的工作原理

1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确

及稳定。

附图SZZ-2 所示电路通过CMOS 非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS 非门U1 与晶体、电容和电阻构成晶体振荡器电路，U2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。其中C i的值取5~20 pF, C2为30pF。C i作为

校正电容可以对温度进行补偿，以提高频率准确度和稳定度。

由于CMOS电路的输入阻抗极高，因此反馈电阻R i可选为1M Q ~10M Q。本设计中取10M Q。较高的反馈电阻有利于提高振荡频率的稳定性。

附图SZZ-2晶体振荡器电路

2)分频器电路

因为，数字钟的晶体振荡器输出频率较高，为了得到1 Hz的秒信号输入，

需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。将32768Hz的振荡信号分频为1 Hz的分频倍数为32768 (215)，即实现该分频功能的计数器相当于15极2进制计数器。这里用一个14级2进制计数器和一个1级2进制计数器。

2进制计数器我们采用CMOS管CD4013B。CD4013B其实是一个双D型触发器。它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的

数据、置位、复位、时钟输入和Q和Q输出。在时钟脉冲正变化沿时预置在 D 输入的逻辑电平转换至Q输出。时钟置位和复位是独立的，分别通过在置位或复位线上高电平完成。附图SZZ-3是CD4013B的管脚图。

14 |13

|

12 11

1 1

10

|

J 8

1

Vid Q2/Q2 CP2B2D2S2

P

CD4013B

/Q1CF1 RL D1S1V EE

1 1 11r 1

1 3 457

附图SZZ-3 CD4013B的管脚图

本设计中采用CD4060来构成14级分频电路。附图SZZ-4是CD406的管脚图。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包

含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，

可以将32768Hz的信号分频为2Hz，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。12号管脚R是复位清零端，高电平有效，

（复位全部级）。在CP i（CP0）每个负变换计数器前进一个二进制数。从3号管脚出来的频率就是2Hz，当然从2号管脚出来的频率就是4Hz,依次类推。