数字电路设计实验报告

合集下载

数字电路设计实训实验报告

数字电路设计实训实验报告

一、实验目的1. 熟悉数字电路的基本组成和基本逻辑门电路的功能。

2. 掌握组合逻辑电路的设计方法,包括逻辑表达式化简、逻辑电路设计等。

3. 提高动手实践能力,培养独立思考和解决问题的能力。

4. 理解数字电路在实际应用中的重要性。

二、实验原理数字电路是一种用数字信号表示和处理信息的电路,其基本组成单元是逻辑门电路。

逻辑门电路有与门、或门、非门、异或门等,它们通过输入信号的逻辑运算,输出相应的逻辑结果。

组合逻辑电路是由逻辑门电路组成的,其输出仅与当前输入信号有关,与电路的过去状态无关。

本实验将设计一个简单的组合逻辑电路,实现特定功能。

三、实验仪器与设备1. 数字电路实验箱2. 逻辑门电路(如与非门、或非门、异或门等)3. 逻辑电平测试仪4. 线路板5. 电源四、实验内容1. 组合逻辑电路设计(1)设计一个三人表决电路三人表决电路的输入信号为三个人的投票结果,输出信号为最终的表决结果。

根据题意,当至少有两人的投票结果相同时,输出为“通过”;否则,输出为“不通过”。

(2)设计一个4选1数据选择器4选1数据选择器有4个数据输入端、2个选择输入端和1个输出端。

根据选择输入端的不同,将4个数据输入端中的一个输出到输出端。

2. 组合逻辑电路搭建与测试(1)搭建三人表决电路根据电路设计,将三个与门、一个或门和一个异或门连接起来,构成三人表决电路。

(2)搭建4选1数据选择器根据电路设计,将四个或非门、一个与非门和一个与门连接起来,构成4选1数据选择器。

(3)测试电路使用逻辑电平测试仪,测试搭建好的电路在不同输入信号下的输出结果,验证电路的正确性。

3. 实验结果与分析(1)三人表决电路测试结果当输入信号为(1,0,0)、(0,1,0)、(0,0,1)时,输出为“通过”;当输入信号为(1,1,0)、(0,1,1)、(1,0,1)时,输出为“不通过”。

测试结果符合设计要求。

(2)4选1数据选择器测试结果当选择输入端为(0,0)时,输出为输入端A的信号;当选择输入端为(0,1)时,输出为输入端B的信号;当选择输入端为(1,0)时,输出为输入端C的信号;当选择输入端为(1,1)时,输出为输入端D的信号。

数字电路实验报告 实验2

数字电路实验报告 实验2

实验二 译码器及其应用一、 实验目的1、掌握译码器的测试方法。

2、了解中规模集成译码器的管脚分布,掌握其逻辑功能。

3、掌握用译码器构成组合电路的方法。

4、学习译码器的扩展。

二、 实验设备及器件1、数字逻辑电路实验板1块 2、74HC(LS)20(二四输入与非门) 1片 3、74HC(LS)138(3-8译码器)2片三、 实验原理74HC(LS)138是集成3线-8线译码器,在数字系统中应用比较广泛。

下图是其引脚排列,其中A 2、A 1、A 0为地址输入端,Y ̅0~Y ̅7为译码输出端,S 1、S ̅2、S ̅3为使能端。

下表为74HC(LS)138功能表。

74HC(LS)138工作原理为:当S 1=1,S ̅2+S ̅3=0时,电路完成译码功能,输出低电平有效。

其中:Y ̅0=A ̅2A ̅1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅4=A 2A ̅1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅1=A ̅2A ̅1A 0̅̅̅̅̅̅̅̅̅̅ Y ̅5=A 2A ̅1A 0̅̅̅̅̅̅̅̅̅̅ Y ̅2=A ̅2A 1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅6=A 2A 1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅3=A ̅2A 1A 0̅̅̅̅̅̅̅̅̅̅Y ̅7=A 2A 1A 0̅̅̅̅̅̅̅̅̅̅因为74HC(LS)138的输出包括了三变量数字信号的全部八种组合,每一个输出端表示一个最小项(的非),因此可以利用八条输出线组合构成三变量的任意组合电路。

实验用器件管脚介绍:1、74HC(LS)20(二四输入与非门)管脚如下图所示。

2、74HC(LS)138(3-8译码器)管脚如下图所示。

四、实验内容与步骤(四学时)1、逻辑功能测试(基本命题)m。

验证74HC(LS)138的逻辑功能,说明其输出确为最小项i注:将Y̅0~Y̅7输出端接到LED指示灯上,因低电平有效,所以当输入为000时,Y̅0所接的LED指示灯亮,其他同理。

《数字电路》实验报告

《数字电路》实验报告

《数字电路》实验报告项目一逻辑状态测试笔的制作一、项目描述本项目制作的逻辑状态测试笔,由集成门电路芯片74HC00、发光二极管、电阻等元器件组成,项目相关知识点有:基本逻辑运算、基本门电路、集成逻辑门电路等;技能训练有:集成逻辑二、项目要求用集成门电路74HC00制作简易逻辑状态测试笔。

要求测试逻辑高电平时,红色发光二极管亮,测试逻辑低电平时绿色发光二极管亮。

三、原理框图四、主要部分的实现方案当测试探针A测得高电平时,VD1导通,三级管V发射级输出高电平,经G1反相后,输出低电平,发光二级管LED1导通发红光。

又因VD2截止,相当于G1输入端开路,呈高电平,输出低电平,G3输出高电平,绿色发光二级管LED2截止而不发光。

五、实验过程中遇到的问题及解决方法(1)LED灯不能亮:检查硬件电路有无接错;LED有无接反;LED有无烧坏。

(2)不能产生中断或中断效果:检查硬件电路有无接错;程序中有无中断入口或中断子程序。

(3)输入电压没有反应:数据原理图有没有连接正确,检查显示部分电路有无接错;4011逻辑门的输入端有无浮空。

六、心得体会第一次做的数字逻辑试验是逻辑状态测试笔,那时什么都还不太了解,听老师讲解完了之后也还不知道从何下手,看到前面的人都起先着手做了,心里很焦急可就是毫无头绪。

老师说要复制一些文件协助我们做试验(例如:试验报告模板、试验操作步骤、引脚等与试验有关的文件),还让我们先画原理图。

这时,关于试验要做什么心里才有了一个模糊的框架。

看到别人在拷贝文件自己又没有U盘只好等着借别人的用,当然在等的时候我也画完了逻辑测试笔的实操图。

后面几次都没有过,但最后真的发觉试验的次数多了,娴熟了,知道自己要做的是什么,明确了目标,了解了方向,其实也没有想象中那么困难。

七、元器件一逻辑状态测试笔电路八、附实物图项目二多数表决器电路设计与制作一、项目描述本项目是以组合逻辑电路的设计方法,用基本门电路的组合来完成具有多数表决功能的电路。

数字电路设计实验报告

数字电路设计实验报告

数字电路设计实验报告实验目的:通过数字电路设计实验,掌握数字电路的基本原理和设计方法,提高学生的实际动手能力和创新能力。

实验内容:1. 半加器的设计与测试2. 全加器的设计与测试3. 4位全加器的设计与测试实验步骤:1. 半加器的设计与测试半加器是最简单的加法器件,由XOR门和AND门构成。

首先根据半加器的真值表,设计出电路原理图,并使用Multisim软件进行模拟验证。

接着,搭建实际电路,连接信号发生器和示波器,输入不同的输入信号,观察输出结果,并记录实验数据。

2. 全加器的设计与测试全加器是实现多位数相加必不可少的组件,由两个半加器和一个OR门构成。

根据全加器的真值表,设计电路原理图,并进行Multisim 模拟验证。

接着,搭建实际电路,连接信号发生器和示波器,输入不同的输入信号组合,观察输出结果,记录实验数据。

3. 4位全加器的设计与测试利用已经设计好的全加器单元,进行4位数相加的实验。

将4个全加器连接起来,形成4位全加器电路,输入两个4位二进制数,观察输出结果。

通过实验验证4位全加器的正确性,并记录实验数据。

实验结果分析:经过实验验证,半加器、全加器和4位全加器电路均能正确实现加法运算,输出结果符合预期。

通过实验,加深了对数字电路原理的理解,掌握了数字电路设计的基本方法。

这对于今后的学习和工作都具有重要意义。

结论:通过本次数字电路设计实验,我深入了解了数字电路的原理和设计方法,提高了实际动手能力和创新能力。

数字电路设计是电子信息类专业的重要实践环节,通过不断的实践和探索,相信我能够更加扎实地掌握数字电路设计知识,为将来的研究和工作打下坚实基础。

愿未来的路上能够越走越宽广,越走越稳健。

数字电路实验报告

数字电路实验报告

数字电路实验报告实验目的本实验的目的是通过对数字电路的实际操作,加深对数字电路原理和实验操作的理解。

通过实验,理论联系实际,加深学生对数字电路设计和实现的认识和理解。

实验内容本次实验的实验内容主要包括以下几个方面:1.数码管显示电路实验2.时序电路实验3.组合电路实验实验仪器和器材本次实验所使用的仪器和器材包括:•真空发光数字数码管•通用数字逻辑芯片•实验箱•数字电路设计软件•示波器数码管显示电路实验在数码管显示电路实验中,我们将使用真空发光数字数码管和逻辑芯片来实现数字数码管的显示功能。

具体的实验步骤如下:1.按照实验箱上的电路图,将逻辑芯片及其它所需器件正确连接。

2.通过数字电路设计软件,编写和下载逻辑芯片的程序。

3.观察数码管的显示效果,检查是否符合预期要求。

时序电路实验时序电路是数字电路中非常重要的一部分,通过时序电路可以实现各种各样的功能。

在时序电路实验中,我们将通过设计一个简单的计时器电路来学习时序电路的设计和实现。

具体的实验步骤如下:1.在实验箱上按照电路图连接逻辑芯片及其它所需器件。

2.通过数字电路设计软件,编写和下载逻辑芯片的程序。

3.通过示波器观察时序电路的波形,检查是否符合设计要求。

组合电路实验组合电路是由多个逻辑门组合而成的电路,可以实现各种逻辑功能。

在组合电路实验中,我们将使用逻辑芯片和其他器件,设计并实现一个简单的闹钟电路。

具体的实验步骤如下:1.在实验箱上按照电路图连接逻辑芯片及其它所需器件。

2.通过数字电路设计软件,编写和下载逻辑芯片的程序。

3.测试闹钟电路的功能和稳定性,检查是否符合设计要求。

实验结果与分析通过以上的实验,我们成功地实现了数码管显示、时序电路和组合电路的设计和实现。

实验结果表明,在正确连接逻辑芯片和其他器件,并编写正确的程序的情况下,我们可以实现各种各样的数字电路功能。

通过实验过程中的观察和测试,我们也发现了一些问题和改进的空间。

例如,在时序电路实验中,我们发现时序电路的波形不够稳定,可能需要进一步优化。

数字电路设计实验vhdl语言实验报告

数字电路设计实验vhdl语言实验报告

实验一秒表计数器的设计实验目的:本实验通过设计四种频率可选的数字时钟系统, 以达到熟悉VHDL 语言编程语法、设计思路和熟练掌握Quartus II 开发软件的目的。

二、实验内容:该数字时钟的显示格式如下所示: HH: MM: SS, 其中HH表示时计数的两位, MM表示分计数的两位, SS表示秒计数的两位。

本系统输入信号分别为复位信号rst(高有效)、sel(两位信号, 分别可以选择2分频、4分频8分频和16分频)、clk_in(时钟信号)、8位时输出、8位分输出、8位秒输出(其中高4为表示对应的高半字节、低4位表示的低半字节, 譬如当时间为08:59:30时, 时输出为”0000_1000”,分输出为”0101_1001”,秒输出为”0011_0000”)。

该时钟系统可以通过Sel信号时钟运行的快慢。

三、实验流程:通过对实验内容的分析: 可以考虑时钟系统的可由三部分组成: 1.分频器:分频器为时序电路并且通过《数字电路》理论课程的学习可知由计数器来实现, 同学可以回想一下实验1中是如何实现计数器电路的设计), 该模块主要产生2.4.8、16分频的时钟信号;2.多路选择器:在VHDL中多路选择器为组合逻辑, 可以有多种实现方法, 在这里主要选用了case语句来实现。

该模块的作用是从分频器中根据Sel信号选择适当的时钟信号;3.时钟控制器:该模块比较复杂, 主要实现功能是实现一个24小时的计时。

当时间为00:00:59的时候下一个时钟到来时状态的跳变为00:01:00, 计时中多数计数为加1操作, 有几个特殊状态需要重点考虑:当时间产生分进数时, 譬如上例。

当时间产生时进数时, 譬如00:01:59时刻的下一个状态为00:02:00;当时间产生时进数时, 譬如00:59:59是个的下一个状态为01:00:00。

当时间产生天进数时, 譬如23:59:59的下一个状态为00:00:00。

四、仿真要求:1、本次试验的结果全部采用功能仿真分析:在结果图中能够看到让复位信号rst为有效的情况下, 所有的输出为00:00:00;2.当频率选择输出分别为”00”、”01”、”10”、”11”时秒为的进数分别包含2.4.8、16倍clk_in的时钟周期;3.可以看到完整的计时周期00:00:00->23:59:59->00:00:00。

VHDL数字电路课程实验报告

VHDL数字电路课程实验报告

VHDL数字电路课程实验报告实验一8分频器一、实验要求:分别用信号量和变量实现八分频器二、实验过程:1、代码:8分频器vhdlibrary ieee;use ieee.std_logic_1164.all;entity freq_divider isport(clk: in std_logic;out1, out2: buffer bit);end freq_divider;architecture example of freq_divider issignal count1: integer range 0 to 7;beginprocess(clk)variable count2: integer range 0 to 7;beginif(clk'event and clk='1') thencount1<=count1+1;count2:=count2+1;if(count1=3) thenout1<=not out1;count1<=0;end if;if(count2=4) thenout2<=not out2;count2:=0;end if;end if;end process;end example;八分频器tbLIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY fd_tb isEND fd_tb;architecture behavior of fd_tb iscomponent freq_dividerport(clk:IN STD_LOGIC;out1, out2: buffer bit);end component;signal clk:std_logic;signal out1,out2:bit;beginu1: freq_divider port map(clk,out1,out2);processbeginclk<='0';wait for 50 ns;loopclk<=not clk;wait for 25 ns;end loop;end process;end behavior;2、结果图:实验二实现例8.6一、实验要求:电路只有一个输入时钟信号,输出信号在适中的两个边沿都会发生变化二、实验内容:1、代码信号发生器vhdENTITY signal_gen ISPORT (clk: IN BIT;outp: OUT BIT);END signal_gen;ARCHITECTURE fsm OF signal_gen ISTYPE state IS (one, two, three);SIGNAL pr_state1, nx_state1: state;SIGNAL pr_state2, nx_state2: state;SIGNAL out1, out2: BIT;BEGINPROCESS(clk)BEGINIF (clk'EVENT AND clk = '1') THENpr_state1 <= nx_state1;END IF;END PROCESS;PROCESS (clk)BEGINIF (clk'EVENT AND clk = '0') THENpr_state2 <= nx_state2;END IF;END PROCESS;PROCESS (pr_state1)BEGINCASE pr_state1 ISWHEN one =>out1 <= '0';nx_state1 <= two;WHEN two =>out1 <= '1';nx_state1 <= three;WHEN three =>out1 <= '1';nx_state1 <= one;END CASE;END PROCESS;PROCESS (pr_state2)BEGINCASE pr_state2 ISWHEN one =>out2 <= '1';nx_state2 <= two;WHEN two =>out2 <= '0';nx_state2 <= three;WHEN three =>out2 <= '1';nx_state2 <= one;END CASE;END PROCESS;outp <= out1 AND out2;END fsm;信号发生器tbentity tb_fsm isend tb_fsm;architecture behavior of tb_fsm is component signal_gen isport( clk: in bit;outp: out bit);end component;signal clk,outp:bit;beginu1: signal_gen port map(clk,outp); processbeginclk<='0';wait for 20 ns;loopclk<=not clk;wait for 10 ns;end loop;end process;end behavior;2、结果图实验三常数比较器一、实验要求常数比较器,用于比较的变量位宽应大于等于常数二、实验内容1、代码常数比较器vhdLIBRARY ieee;USE ieee.std_logic_1164.all;entity compare isport(b: in integer range 0 to 15;x1,x2,x3: out std_logic);end compare;architecture compare of compare isconstant a: integer:=10;beginx1<='1' when a>b else '0';x2<='1' when a=b else '0';x3<='1' when a<b else '0';end compare;常数比较器tbLIBRARY ieee;USE ieee.std_logic_1164.all;entity tb_compare isend tb_compare;architecture behavior of tb_compare iscomponent compareport(b: in integer range 0 to 15;x1,x2,x3: out std_logic);end component;signal b: integer;signal x1,x2,x3: std_logic;beginu1: compare port map(b, x1,x2,x3);processbeginb<=5; wait for 10 ns;b<=8; wait for 10 ns;b<=10; wait for 10 ns;b<=13; wait for 10 ns; b<=10; wait for 10 ns; b<=3; wait for 10 ns; end process;end behavior;2、结果图实验四序列检测器一、实验要求序列检测’1001’弱检测到,输出‘1‘,否则输出’0‘二、实验内容1、状态图2、代码序列检测器vhdlibrary ieee;use ieee.std_logic_1164.all;entity string_detector isport(datain,clk: in bit;q: out bit);end string_detector;architecture sd of string_detector istype state is (zero, one, two, three, four);signal pr_state, nx_state: state;beginprocess(clk)beginif(clk'event and clk='1') thenpr_state<=nx_state;end if;end process;process(datain, pr_state)begincase pr_state iswhen zero=>q<='0';if(datain='1') then nx_state<=one;else nx_state<=zero;end if;when one=>q<='0';if(datain='0') then nx_state<=two;else nx_state<=zero;end if;when two=>q<='0';if(datain='0') then nx_state<=three;else nx_state<=zero;end if;when three=>q<='0';if(datain='1') then nx_state<=four;else nx_state<=zero;end if;when four=>q<='1';nx_state<=zero;end case;end process;end sd;序列检测器tb------------------------------------------------------------------ library ieee;use ieee.std_logic_1164.all;------------------------------------------------------------------ entity testBench isend testBench;------------------------------------------------------------------architecture test of testBench iscomponent string_detector isport(datain,clk: in bit;q: out bit);end component;signal datain,clk:bit;signal q:bit;beginSD: string_detector port map(datain,clk,q);processbeginfor i in 0 to 100 loopclk<='0';wait for 10 ns;clk<='1';wait for 10 ns;end loop;end process;processbegindin<='1';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;end process;end test;3、结果图。

数字电路实验报告实验

数字电路实验报告实验

数字电路实验报告实验一、引言数字电路是计算机科学与工程学科的基础,它涵盖了数字信号的产生、传输、处理和存储等方面。

通过数字电路实验,我们可以深入了解数字电路的原理和设计,掌握数字电路的基本知识和实验技巧。

本报告旨在总结和分析我所进行的数字电路实验。

二、实验目的本次实验的目的是通过搭建和测试电路,验证数字电路的基本原理,掌握数字电路实验中常用的实验仪器和操作方法。

具体实验目的如下:1. 组装和测试基础门电路,包括与门、或门、非门等。

2. 理解和实践加法器电路,掌握准确的运算方法和设计技巧。

3. 探究时序电路的工作原理,深入了解时钟信号和触发器的应用。

三、实验装置和材料1. 模块化数字实验仪器套装2. 实验台3. 数字电路芯片(例如与门、或门、非门、加法器、触发器等)4. 连接线、电源、示波器等。

四、实验步骤及结果1. 实验一:组装和测试基础门电路在实验台上搭建与门、或门、非门电路,并连接电源。

通过连接线输入不同的信号,测试输出的结果是否与预期一致。

记录实验步骤和观察结果。

2. 实验二:实践加法器电路将加法器电路搭建在实验台上,并输入两个二进制数字,通过加法器电路计算它们的和。

验证求和结果是否正确。

记录实验步骤和观察结果。

3. 实验三:探究时序电路的工作原理将时序电路搭建在实验台上,并连接时钟信号和触发器。

观察触发器的状态变化,并记录不同时钟信号下的观察结果。

分析观察结果,总结时序电路的工作原理。

五、实验结果与分析1. 实验一的结果与分析:通过测试与门、或门、非门电路的输入和输出,我们可以观察到输出是否与预期一致。

若输出与预期一致,则说明基础门电路连接正确,电路工作正常;若输出与预期不一致,则需要检查电路连接是否错误,或者芯片损坏。

通过实验一,我们可以掌握基础门电路的搭建和测试方法。

2. 实验二的结果与分析:通过实践加法器电路,我们可以输入两个二进制数字,并观察加法器电路的运算结果。

如果加法器电路能正确计算出输入数字的和,则说明加法器电路工作正常。

数电实验报告东大

数电实验报告东大

一、实验目的1. 理解数字电路的基本组成和基本原理。

2. 掌握常用数字电路的分析和设计方法。

3. 提高动手实践能力,加深对数字电路理论知识的理解。

二、实验内容本次实验主要包含以下内容:1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验:通过实验了解数字电路的基本组成和基本原理,包括逻辑门、编码器、译码器等。

2. 组合逻辑电路实验:通过实验掌握组合逻辑电路的分析和设计方法,包括加法器、编码器、译码器、数据选择器等。

3. 时序逻辑电路实验:通过实验掌握时序逻辑电路的分析和设计方法,包括触发器、计数器、寄存器等。

五、实验步骤1. 数字电路基础实验- 连接实验箱,检查电路连接是否正确。

- 按照实验指导书的要求,进行逻辑门、编码器、译码器等电路的实验。

- 观察实验结果,分析实验现象,并记录实验数据。

2. 组合逻辑电路实验- 连接实验箱,检查电路连接是否正确。

- 按照实验指导书的要求,进行加法器、编码器、译码器、数据选择器等电路的实验。

- 观察实验结果,分析实验现象,并记录实验数据。

3. 时序逻辑电路实验- 连接实验箱,检查电路连接是否正确。

- 按照实验指导书的要求,进行触发器、计数器、寄存器等电路的实验。

- 观察实验结果,分析实验现象,并记录实验数据。

六、实验结果与分析1. 数字电路基础实验- 通过实验,验证了逻辑门、编码器、译码器等电路的基本原理和功能。

- 实验结果符合理论预期,验证了数字电路的基本组成和基本原理。

2. 组合逻辑电路实验- 通过实验,掌握了组合逻辑电路的分析和设计方法。

- 实验结果符合理论预期,验证了组合逻辑电路的基本原理。

3. 时序逻辑电路实验- 通过实验,掌握了时序逻辑电路的分析和设计方法。

- 实验结果符合理论预期,验证了时序逻辑电路的基本原理。

数字电路实验报告

数字电路实验报告

数字电路实验报告本次实验是数字电路的实验,在本次实验中,我和我的同学们成功地完成了数字电路的实验,并且成功将LED灯显示。

1. 实验目的本次实验的目的是:通过实践操作,掌握数字电路的基础知识,能够有效地使用布尔代数和卡诺图方法进行电路设计和分析。

2. 实验基础数字电路是由数字电子元器件组成的电路。

数字电路能够处理数字信号,是所有数字计算机的基础核心部件。

数字电路的基础是数字集成电路的设计和应用。

数字电路的核心是门电路,门电路有多个种类,包括与门、或门、非门、异或门等。

门电路能够接受输入信号并输出信号,能够实现与、或、非、异或等逻辑运算。

在数字电路的实验中,我们需要掌握基本逻辑门的真值表和逻辑图,以及逻辑门的电路实现方法。

此外,我们还需要掌握一些进制转换的方法和数字电路的布线和测试方法。

3. 实验步骤本次实验中,我们的主要任务是设计和实现一个数字电路,该电路能够将数字输入转化成二进制显示输出,并且使用LED灯进行显示。

以下是我们的实验步骤。

步骤一:设计真值表首先,我们需要使用布尔代数和卡诺图方法,设计出一个真值表,该真值表能够将数字输入转换成二进制数输出。

步骤二:设计逻辑电路图在真值表的基础上,我们设计了一个逻辑电路图,该电路图包括与门、或门、非门、异或门等逻辑门电路,以及输入输出接口电路。

步骤三:建立硬件电路接下来,我们开始搭建硬件电路,将逻辑电路图中的元件进行布线连接。

步骤四:测试电路在布线完毕后,我们进行了电路的测试,确认电路能够工作,并且LED灯能够正常显示。

4. 实验结论通过本次实验,我学习到了数字电路的基础知识,能够使用布尔代数和卡诺图方法进行电路设计和分析。

我还学会了逻辑门的真值表和逻辑图的设计方法,以及数字电路的布线和测试方法。

最终,我和我的同学们成功地完成了数字电路的实验,将数字转换为二进制数并成功显示。

这次实验对我的学习和科研工作具有重要的启示和帮助。

数电项目实验报告(3篇)

数电项目实验报告(3篇)

第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。

2. 掌握常用数字电路的分析方法。

3. 培养动手能力和实验技能。

4. 提高对数字电路应用的认识。

二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路,主要包括逻辑门、触发器、计数器、寄存器等基本单元。

本实验通过搭建简单的数字电路,验证其功能,并学习数字电路的分析方法。

四、实验内容及步骤1. 逻辑门实验(1)搭建与门、或门、非门等基本逻辑门电路。

(2)使用数字信号发生器产生不同逻辑电平的信号,通过示波器观察输出波形。

(3)分析输出波形,验证逻辑门电路的正确性。

2. 触发器实验(1)搭建D触发器、JK触发器、T触发器等基本触发器电路。

(2)使用数字信号发生器产生时钟信号,通过示波器观察触发器的输出波形。

(3)分析输出波形,验证触发器电路的正确性。

3. 计数器实验(1)搭建异步计数器、同步计数器等基本计数器电路。

(2)使用数字信号发生器产生时钟信号,通过示波器观察计数器的输出波形。

(3)分析输出波形,验证计数器电路的正确性。

4. 寄存器实验(1)搭建移位寄存器、同步寄存器等基本寄存器电路。

(2)使用数字信号发生器产生时钟信号和输入信号,通过示波器观察寄存器的输出波形。

(3)分析输出波形,验证寄存器电路的正确性。

五、实验结果与分析1. 逻辑门实验通过实验,验证了与门、或门、非门等基本逻辑门电路的正确性。

实验结果表明,当输入信号满足逻辑关系时,输出信号符合预期。

2. 触发器实验通过实验,验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。

实验结果表明,触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。

3. 计数器实验通过实验,验证了异步计数器、同步计数器等基本计数器电路的正确性。

实验结果表明,计数器电路能够根据输入时钟信号进行计数,并输出相应的输出波形。

数字电路实验报告_北邮

数字电路实验报告_北邮

一、实验目的本次实验旨在通过实践操作,加深对数字电路基本原理和设计方法的理解,掌握数字电路实验的基本步骤和实验方法。

通过本次实验,培养学生的动手能力、实验技能和团队合作精神。

二、实验内容1. 实验一:TTL输入与非门74LS00逻辑功能分析(1)实验原理TTL输入与非门74LS00是一种常用的数字逻辑门,具有高抗干扰性和低功耗的特点。

本实验通过对74LS00的逻辑功能进行分析,了解其工作原理和性能指标。

(2)实验步骤① 使用实验箱和实验器材搭建74LS00与非门的实验电路。

② 通过实验箱提供的逻辑开关和指示灯,验证74LS00与非门的逻辑功能。

③ 分析实验结果,总结74LS00与非门的工作原理。

2. 实验二:数字钟设计(1)实验原理数字钟是一种典型的数字电路应用,由组合逻辑电路和时序电路组成。

本实验通过设计一个24小时数字钟,使学生掌握数字电路的基本设计方法。

(2)实验步骤① 分析数字钟的构成,包括分频器电路、时间计数器电路、振荡器电路和数字时钟的计数显示电路。

② 设计分频器电路,实现1Hz的输出信号。

③ 设计时间计数器电路,实现时、分、秒的计数。

④ 设计振荡器电路,产生稳定的时钟信号。

⑤ 设计数字时钟的计数显示电路,实现时、分、秒的显示。

⑥ 组装实验电路,测试数字钟的功能。

3. 实验三:全加器设计(1)实验原理全加器是一种数字电路,用于实现二进制数的加法运算。

本实验通过设计全加器,使学生掌握全加器的工作原理和设计方法。

(2)实验步骤① 分析全加器的逻辑功能,确定输入和输出关系。

② 使用实验箱和实验器材搭建全加器的实验电路。

③ 通过实验箱提供的逻辑开关和指示灯,验证全加器的逻辑功能。

④ 分析实验结果,总结全加器的工作原理。

三、实验结果与分析1. 实验一:TTL输入与非门74LS00逻辑功能分析实验结果表明,74LS00与非门的逻辑功能符合预期,具有良好的抗干扰性和低功耗特点。

2. 实验二:数字钟设计实验结果表明,设计的数字钟能够实现24小时计时,时、分、秒的显示准确,满足实验要求。

北科大__数电实验报告(3篇)

北科大__数电实验报告(3篇)

第1篇实验一:组合逻辑电路分析与设计一、实验目的1. 理解组合逻辑电路的基本概念和特点。

2. 掌握组合逻辑电路的分析方法。

3. 学会使用逻辑门电路设计简单的组合逻辑电路。

二、实验原理组合逻辑电路是指电路的输出仅与当前的输入有关,而与电路之前的状态无关。

组合逻辑电路通常由逻辑门组成,如与门、或门、非门、异或门等。

三、实验设备1. 数字电路实验箱2. 逻辑门电路芯片3. 导线4. 示波器四、实验内容1. 实验一:逻辑门电路识别(1)搭建一个简单的逻辑门电路,如与非门。

(2)使用示波器观察输入和输出信号,验证逻辑门电路的功能。

(3)记录实验数据,并分析实验结果。

2. 实验二:组合逻辑电路分析(1)设计一个简单的组合逻辑电路,如奇偶校验电路。

(2)根据电路图,列出真值表。

(3)使用逻辑门电路搭建电路,并观察输入和输出信号。

(4)记录实验数据,并分析实验结果。

3. 实验三:组合逻辑电路设计(1)设计一个组合逻辑电路,如二进制加法器。

(2)根据电路图,列出真值表。

(3)使用逻辑门电路搭建电路,并观察输入和输出信号。

(4)记录实验数据,并分析实验结果。

五、实验结果与分析1. 实验一:逻辑门电路识别通过搭建简单的逻辑门电路,观察输入和输出信号,验证了逻辑门电路的功能。

2. 实验二:组合逻辑电路分析通过设计奇偶校验电路,观察输入和输出信号,验证了组合逻辑电路的正确性。

3. 实验三:组合逻辑电路设计通过设计二进制加法器,观察输入和输出信号,验证了组合逻辑电路的正确性。

六、实验心得与体会1. 通过本次实验,我对组合逻辑电路有了更深入的了解,掌握了组合逻辑电路的分析方法和设计方法。

2. 实验过程中,我学会了使用逻辑门电路搭建电路,并观察输入和输出信号,验证电路的正确性。

3. 本次实验提高了我的动手能力和逻辑思维能力,对我今后的学习和工作具有重要意义。

七、实验改进建议1. 在实验过程中,可以尝试使用不同的逻辑门电路搭建电路,以加深对逻辑门电路的理解。

数电的小实验报告(3篇)

数电的小实验报告(3篇)

第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程;2. 掌握基本数字电路的组成和原理;3. 培养动手能力和问题解决能力。

二、实验设备1. 数字电路实验箱;2. 万用表;3. 导线;4. 面包板;5. 计算器。

三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路:逻辑门电路是数字电路的基础,包括与门、或门、非门、异或门等。

通过这些逻辑门电路的组合,可以实现复杂的逻辑功能。

2. 组合逻辑电路:组合逻辑电路由基本逻辑门电路组成,其输出仅取决于当前输入信号。

常见的组合逻辑电路有编码器、译码器、多路选择器等。

3. 时序逻辑电路:时序逻辑电路由触发器组成,其输出不仅取决于当前输入信号,还与电路的历史状态有关。

常见的时序逻辑电路有计数器、寄存器、触发器等。

五、实验步骤1. 基本逻辑门电路实验(1)按照实验指导书的要求,搭建与门、或门、非门、异或门等逻辑门电路;(2)使用万用表测量各逻辑门的输入、输出电压;(3)根据实验数据,验证各逻辑门的功能。

2. 组合逻辑电路实验(1)按照实验指导书的要求,搭建编码器、译码器、多路选择器等组合逻辑电路;(2)使用万用表测量各组合逻辑电路的输入、输出电压;(3)根据实验数据,验证各组合逻辑电路的功能。

3. 时序逻辑电路实验(1)按照实验指导书的要求,搭建计数器、寄存器、触发器等时序逻辑电路;(2)使用万用表测量各时序逻辑电路的输入、输出电压;(3)根据实验数据,验证各时序逻辑电路的功能。

六、实验结果与分析1. 基本逻辑门电路实验实验结果显示,与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。

2. 组合逻辑电路实验实验结果显示,编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。

3. 时序逻辑电路实验实验结果显示,计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。

七、实验总结通过本次实验,我熟悉了数字电路实验的基本操作流程,掌握了基本数字电路的组成和原理,提高了动手能力和问题解决能力。

数字电路实验报告

数字电路实验报告

数字电路实验报告摘要:本实验旨在通过设计和实现数字电路,加深对数字电路原理的理解,并掌握电路设计和实验的基本方法。

本实验主要包括逻辑门电路、计数器电路和状态机电路的设计与实现。

通过实验,我们成功验证了数字电路的基本原理和功能。

引言:数字电路是现代电子技术的基础,广泛应用于计算机、通信、嵌入式系统等领域。

数字电路实验是电子工程专业的重要实践环节,通过实验可以加深对数字电路原理的理解,培养学生的动手实践能力和问题解决能力。

一、逻辑门电路设计与实现逻辑门电路是数字电路的基本组成部分,本实验通过设计和实现与、或、非、异或等逻辑门电路,加深对逻辑门的理解。

1.1 与门电路设计与实现与门是将两个输入信号进行逻辑与运算的电路,输出信号为两个输入信号的逻辑与。

根据与门的真值表,我们设计了与门电路,并使用逻辑门集成电路进行实现。

1.2 或门电路设计与实现或门是将两个输入信号进行逻辑或运算的电路,输出信号为两个输入信号的逻辑或。

根据或门的真值表,我们设计了或门电路,并使用逻辑门集成电路进行实现。

1.3 非门电路设计与实现非门是将输入信号进行逻辑非运算的电路,输出信号为输入信号的逻辑非。

根据非门的真值表,我们设计了非门电路,并使用逻辑门集成电路进行实现。

1.4 异或门电路设计与实现异或门是将两个输入信号进行异或运算的电路,输出信号为两个输入信号的异或。

根据异或门的真值表,我们设计了异或门电路,并使用逻辑门集成电路进行实现。

二、计数器电路设计与实现计数器电路是数字电路中常用的电路,本实验通过设计和实现二进制计数器和BCD计数器,加深对计数器电路的理解。

2.1 二进制计数器电路设计与实现二进制计数器是一种能够进行二进制计数的电路,根据计数器的位数,可以实现不同范围的计数。

我们设计了4位二进制计数器电路,并使用触发器和逻辑门集成电路进行实现。

2.2 BCD计数器电路设计与实现BCD计数器是一种能够进行BCD码计数的电路,BCD码是二进制编码的十进制表示形式。

数电综合实验报告(3篇)

数电综合实验报告(3篇)

第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。

2. 掌握数字电路仿真工具的使用,提高设计能力和问题解决能力。

3. 通过综合实验,培养团队合作精神和实践操作能力。

二、实验内容本次实验主要分为以下几个部分:1. 组合逻辑电路设计:设计一个4位二进制加法器,并使用仿真软件进行验证。

2. 时序逻辑电路设计:设计一个4位计数器,并使用仿真软件进行验证。

3. 数字电路综合应用:设计一个数字时钟,包括秒、分、时显示,并使用仿真软件进行验证。

三、实验步骤1. 组合逻辑电路设计:(1)根据题目要求,设计一个4位二进制加法器。

(2)使用Verilog HDL语言编写代码,实现4位二进制加法器。

(3)使用ModelSim软件对加法器进行仿真,验证其功能。

2. 时序逻辑电路设计:(1)根据题目要求,设计一个4位计数器。

(2)使用Verilog HDL语言编写代码,实现4位计数器。

(3)使用ModelSim软件对计数器进行仿真,验证其功能。

3. 数字电路综合应用:(1)根据题目要求,设计一个数字时钟,包括秒、分、时显示。

(2)使用Verilog HDL语言编写代码,实现数字时钟功能。

(3)使用ModelSim软件对数字时钟进行仿真,验证其功能。

四、实验结果与分析1. 组合逻辑电路设计:通过仿真验证,所设计的4位二进制加法器能够正确实现4位二进制加法运算。

2. 时序逻辑电路设计:通过仿真验证,所设计的4位计数器能够正确实现4位计数功能。

3. 数字电路综合应用:通过仿真验证,所设计的数字时钟能够正确实现秒、分、时显示功能。

五、实验心得1. 通过本次实验,加深了对数字电路基本原理和电路分析方法的理解。

2. 掌握了数字电路仿真工具的使用,提高了设计能力和问题解决能力。

3. 培养了团队合作精神和实践操作能力。

六、实验改进建议1. 在设计组合逻辑电路时,可以考虑使用更优的电路结构,以降低功耗。

2. 在设计时序逻辑电路时,可以尝试使用不同的时序电路结构,以实现更复杂的逻辑功能。

数字系统电路实验报告(3篇)

数字系统电路实验报告(3篇)

第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。

2. 掌握数字电路的基本实验方法和步骤。

3. 通过实验加深对数字电路知识的理解和应用。

4. 培养学生的动手能力和团队合作精神。

二、实验原理数字系统电路是由数字逻辑电路构成的,它按照一定的逻辑关系对输入信号进行处理,产生相应的输出信号。

数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。

三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验(1)实验目的:熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。

(2)实验步骤:1)搭建TTL与非门电路,测试其逻辑功能;2)搭建CMOS与非门电路,测试其逻辑功能;3)测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。

2. 触发器实验(1)实验目的:掌握触发器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建D触发器电路,测试其逻辑功能;2)搭建JK触发器电路,测试其逻辑功能;3)搭建计数器电路,实现计数功能。

3. 计数器实验(1)实验目的:掌握计数器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建同步计数器电路,实现加法计数功能;2)搭建异步计数器电路,实现加法计数功能;3)搭建计数器电路,实现定时功能。

4. 寄存器实验(1)实验目的:掌握寄存器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建4位并行加法器电路,实现加法运算功能;2)搭建4位并行乘法器电路,实现乘法运算功能;3)搭建移位寄存器电路,实现数据移位功能。

五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路,测试了它们的逻辑功能,验证了实验原理的正确性。

2. 触发器实验通过搭建D触发器和JK触发器电路,测试了它们的逻辑功能,实现了计数器电路,验证了实验原理的正确性。

3. 计数器实验通过搭建同步计数器和异步计数器电路,实现了加法计数和定时功能,验证了实验原理的正确性。

数字电路实验的实验报告(3篇)

数字电路实验的实验报告(3篇)

第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。

2. 熟悉数字电路实验设备和仪器的基本操作。

3. 培养实际动手能力和解决问题的能力。

4. 提高对数字电路设计和调试的实践能力。

二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验(1)验证与非门、或非门、异或门等基本逻辑门的功能。

(2)设计简单的组合逻辑电路,如全加器、译码器等。

2. 触发器实验(1)验证D触发器、JK触发器、T触发器等基本触发器的功能。

(2)设计简单的时序逻辑电路,如计数器、分频器等。

3. 组合逻辑电路实验(1)设计一个简单的组合逻辑电路,如4位二进制加法器。

(2)分析电路的输入输出关系,验证电路的正确性。

4. 时序逻辑电路实验(1)设计一个简单的时序逻辑电路,如3位二进制计数器。

(2)分析电路的输入输出关系,验证电路的正确性。

5. 数字电路仿真实验(1)利用Multisim等仿真软件,设计并仿真上述实验电路。

(2)对比实际实验结果和仿真结果,分析误差原因。

四、实验步骤1. 实验前准备(1)熟悉实验内容和要求。

(2)了解实验器材的性能和操作方法。

(3)准备好实验报告所需的表格和图纸。

2. 基本门电路实验(1)搭建与非门、或非门、异或门等基本逻辑电路。

(2)使用万用表测试电路的输入输出关系,验证电路的功能。

(3)记录实验数据,分析实验结果。

3. 触发器实验(1)搭建D触发器、JK触发器、T触发器等基本触发电路。

(2)使用示波器观察触发器的输出波形,验证电路的功能。

(3)记录实验数据,分析实验结果。

4. 组合逻辑电路实验(1)设计4位二进制加法器电路。

(2)搭建电路,使用万用表测试电路的输入输出关系,验证电路的正确性。

(3)记录实验数据,分析实验结果。

数字电路实验报告 2023年数字电路实训报告(精彩7篇)

数字电路实验报告 2023年数字电路实训报告(精彩7篇)

数字电路实验报告2023年数字电路实训报告(精彩7篇)用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。

由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。

下面是作者给大家整理的7篇2023年数字电路实训报告,希望可以启发您对于数字电路实验报告的写作思路。

数字电路实训报告篇一一、实训时间__二、实训地点__电工电子实习基地三、指导老师__四、实训目的1、熟悉电工工具的使用方法。

2、了解安全用电的有关知识及触电的急救方法。

3、掌握电工基本操作技能。

4、熟悉电动机控制电路的调试及故障排除方法。

5、熟悉电动机板前配线的工艺流程及安装方法。

6、了解电动机正转反转电路设计的一般步骤,并掌握电路图的绘制方法。

7、熟悉常用电器元件的性能、结构、型号、规格及使用范围。

五、实训资料(一)常用低压电器介绍1、螺旋式熔断器螺旋式熔断器电路中较简单的短路保护装置,使用中,由于电流超过容许值产生的热量使串联于主电路中的熔体熔化而切断电路,防止电器设备短路或严重过载。

它由熔体、熔管、盖板、指示灯和触刀组成。

选取熔断器时不仅仅要满足熔断器的形式贴合线路和安装要求,且务必满足熔断器额定电压小于线路工作电压,熔断器额定电流小于线路工作电流。

2、热继电器热继电器是用来保护电动机使之免受长期过载的危害。

但是由于热继电器的热惯性,它只能做过载保护。

它由热元件、触头系统、动作机构、复位按钮、整定电流装置、升温补偿元件组成。

其工作原理为:热元件串接在电动机定子绕组仲,电动机绕组电流即为流动热元件的电流。

电动机正常运行时热元件产生热量虽能使双金属片弯曲还不足以使继电器动作。

电动机过载时,经过热元件电流增大,热元件热量增加,使双金属片弯曲增大,经过一段时光后,双金属片推动导板使继电器出头动作,从而切断电动机控制电路。

3、按钮开关按钮开关是用来接通或断开控制电路的,电流比较小。

按钮由动触点和静触点组成。

其工作原理为:按下按钮时,动触点就把下边的静触点接通而断开上边的静触点。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电路设计实验报告引言本课程是面向智能车制作的课程,但是主要讲述的是一些关于智能车制作的一些最基本的基础知识。

比如说一些单片机的知识和一些相应数字电路的知识。

故我在这里利用一些所学的知识来设计一个数字时钟。

该电路系统由秒信号发生器、“时、分、秒”计数器、显示器组成。

秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用多谐振荡器来实现。

将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。

“时计数器”采用24进制计时器,可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器进行译码,通过六个七段数码管显示出来。

本作品的主要设计目的是熟练使用555定时器构成多谐振荡器的方法,掌握使用74LS160构成60进制计数器的方法以及使用74LS160构成24进制计数器的方法,理解在实际的设计电路中电压电流关系对整个电路功能的实现所具有的重要性。

关键词:数字电子钟;555定时器;60进制计数器;24进制计数器;共阳极七段数码管;74LS47译码器;第一章:设计方案的选择数字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种,以下是本设计的方案选择。

1、信号源的选择多谐振荡器,信号发生器,脉冲芯片以及石英晶体振荡器等方式都可以作为脉冲信号源,但是石英晶振产生的频率较高,需要用到分频器来对它进行分频处理,故在此我选择的是用555定时器制作的多谐振荡器,主要考虑的是它的易于制作和很好的稳定性。

2、计数器的选择时分秒计数器的选择在74系列里同样有多种,74LS160和74LS161,74HC161,74LS191等等也都可以,考虑到其简单易用,在此我选择的是74LS160。

3、译码器的选择译码器的选择就只有两大类,一类是驱动共阳极的数码管,一类是驱动共阴极的数码管。

在74系列里也有好几种,在这里我选用74LS47来驱动共阳极数码管。

4、元器件清单74LS160(十进制计数器)——6个,74LS47(译码器)——6个;74LS00(2输入与非门)——3个;BCD数码管——6个;NE555芯片一个,电阻,电容,滑动变阻器。

第二章、设计原理描述1、数字计时器的设计思想要想构成数字钟,首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。

而脉冲源产生的脉冲信号地频率较高,因此,需要进行分频,使得高频脉冲信号变成适合于计时的低频脉冲信号,即“秒脉冲信号”(频率为1Hz)。

经过分频器输出的秒脉冲信号到计数器中进行计数。

由于计时的规律是:60秒=1分,60分=1小时,24小时=1天,就需要分别设计60进制,24进制计数器,并发出驱动信号。

各计数器输出信号经译码器、驱动器到数字显示器,使“时”、“分”、“秒”得以数字显示出来。

我设计的数字时钟就是用来计时的,厄并没有增加那个什么其它的报时、校对的功能。

2、设计框图:电子钟在逻辑功能上是有秒脉冲发生器、秒计数器、分计数器、时计数器、译码器、显示器等组成。

其原理框图如下所示:秒脉冲计数器——>>秒计数器——>>分计数器——>>时计数器——>>译码器——>>显示器3、时钟信号的产生:用NE555芯片和两个电阻以及两个电容组成一个时钟振荡电路,用来产生时钟信号的。

电阻R1、R2和电容C1构成定时电路。

定时电容C1上的电压UC 作为高触发端TH (6脚)和低触发端TL (2脚)的外触发电压。

放电端D (7脚)接在R1和R2之间。

电压控制端K (5脚)不外接控制电压而接入高频干扰旁路电容C2(0.01uF )。

直接复位端R (4脚)接高电平,使NE555处于非复位状态,3脚用于输出时钟信号。

由555定时器组成的多谐振荡器如图(C)所示,其中R 1、R 2和电容C 为外接元件。

其工作波如图(D)所示。

图2-3 555定时器组成的多谐振荡器及其工作波形图设电容的初始电压c U =0,t =0时接通电源,由于电容电压不能突变,所以高、低触发端TH V =TL V =0<13VCC,比较器A1输出为高电平,A2输出为低电平,即_1D R =,_0D S =(1表示高电位,0表示低电位),R S -触发器置1,定时器输出01u =此时_0Q =,定时器内部放电三极管截止,电源cc V 经1R ,2R 向电容C充电,c u 逐渐升高。

当c u 上升到13cc V 时,2A 输出由0翻转为1,这时__1D D R S ==,R S -触发顺保持状态不变。

所以0<t<1t 期间,定时器输出0u 为高电平1。

1t t =时刻,c u 上升到23cc V ,比较器1A 的输出由1变为0,这时_0D R =,_1D S =,R S -触发器复0,定时器输出00u =。

12t t t <<期间,_1Q =,放电三极管T 导通,电容C通过2R 放电。

c u 按指数规律下降,当c u <23cc V 时比较器1A 输出由0变为1,R-S触发器的_D R =_1D S =,Q的状态不变,0u 的状态仍为低电平。

2t t =时刻,c u 下降到13cc V ,比较器2A 输出由1变为0,R---S 触发器的_D R =1,_D S =0,触发器处于1,定时器输出01u =。

此时电源再次向电容C 放电,重复上述过程。

通过上述分析可知,电容充电时,定时器输出01u =,电容放电时,0u =0,电容不断地进行充、放电,输出端便获得矩形波。

多谐振荡器无外部信号输入,却能输出矩形波,其实质是将直流形式的电能变为矩形波形式的电能。

多谐振荡器的放电时间常数分别为t PH≈0.7×(R1+R2)×C1t PL≈0.7×R2×C1振荡周期T 和振荡频率f 分别为T=t PH+t PL≈0.7×(R1+2R2)×C1f=1/T ≈1/[0.7×(R1+2R2)×C1]根据以上两个式子就可以根据所需要的频率来确定电阻和电容的参数,但是为了频率可调一般会在电路4和7中间接入一个滑动变阻器。

4、用两个74LS160组成一个60进制的计数器原理:74LS160本来是十进制的计数器,那么如何用两个十进制的计数器使它成为一个60进制的计数器呢?不过仅仅用这两个芯片是不可能的,还需要借助一个叫做74LS00的与非门芯片。

74LS160的工作要满足的条件有两个:它的MR,PE,CEP,CET这四个端口要为高电平才可以为计数状态;另一个条件就是CP端要有上升沿信号的输入,才会进入计数的状态。

当MR为低电平的时候,无论74LS160的状态如何,都会把数据进行清零。

那么在了解了这三个关于74LS160的基本的知识之后,那么就可以开始设计60进制的计数器了。

原理图如下:首先第一个160芯片的CP端接入到信号发生的那个端口上,其它的PE,CER,CET,MR都接到高电平上。

在160的四个输出端,把四个输出端按照高低位的顺序接入到74LS47的输入端上。

再把第一个芯片的TC(进位输出端)接到第二个芯片的CP端。

接到第二个芯片的CP端是为了产生时钟计数信号(也即秒钟的个位计数信号)。

第二个芯片的接法也是它的PE,CER,CET都接到高电平上,在160的四个输出端上,一方面把13和12两端的线接到第一个74LS00的输入端,另一方面把四个输出端按照高低位的顺序接入到74LS47的输入端上。

再把74LS00的输出端接到第二个芯片的MR端和第三个芯片的CP端。

接到第二个芯片的MR端是为了对第二个芯片的计数进行清零处理;而接到第三个芯片的CP端是为了产生时钟计数信号(也即分钟的个位计数信号)。

那么下面解释一下为什么是这么接线的:160是一个四位的计数器,从低位到高位的依次顺序是(14、13、12、11)。

当74LS00的输入信号全是高电平时,其输出信号为低电平(但两个输入信号不全为高电平的时候,其输出端一直为高电平),把第一个芯片的TC端接到第二个芯片的CP端,是因为160具有自动进位的功能,每当160从9变到0的时候,就会在TC端产生一个高电平脉冲信号,从而产生了一个上升沿,使得第二个芯片开始计数。

对于第二个芯片我们只要其当计数到6就可以,但是又不能出现6,所以第二个芯片的输出端的接法是把13、12两个端口接到74LS00的输入端,但第二个芯片从5变到6时(CP端会受到第一个芯片的影响,从而触发第二个芯片从5变到6),此时端口输出可表示为(0110),从而和第一个芯片引发类似的数据清零处理。

在这个数字电路中是需要两个60进制的计数器的,但是分钟的计数器和秒钟是差不多的。

5、用两个74LS160组成24进制计数器的原理:电路图如下图所示:组成24进制的计数器的方法用点不同于60进制计数器的连接方法。

因为时钟只能从0计时到24,但是有因为时钟的个位数不是一个循环的计数,第二次计数时只要计到4变5的时候就要清零,而时钟的十位数只要计到2变3的时候就要清零了,因此连接方法也就不同于之前的。

第五个芯片的CP端也是接到第二个74LS00的输出端口上,它的PE,CER,CET都接到高电平上。

在160的四个输出端上,一方面把12端(0010)的线接到第三个74LS00的输入端,另一方面把四个输出端按照高低位的顺序接入到74LS47的输入端上。

而对于第六个芯片的输出端中的13端(0100)接到第三个74LS00的输入端,对于74LS00的输出端分别接到第五个和第六个的MR端,这样就可以实现时钟的清零了,不会出现24了。

因为当第五个芯片从3变成4的一瞬间,MR也在差不多同时进行清零了。

对于第五个的计数是一方面利用160自身的从9变0的功能。

6、显示电路:在设计我用74LS47译码器来驱动共阳极的一位数码管,电路图如下:第三章:数字电路的仿真设计在multisim中画完电路之后,在进行仿真,以用来检验电路的正确性。

完整的电路图如下,在仿真的时候没有接入ne555电路,而是用的函数发生器来充当信号源。

但是效果是一样的。

仿真的结果分析:经测试,电路可以实现设计要求,可以实现数字钟的基本功能,秒脉冲信号及60、24进制计数器均可正常工作。

所以,基于仿真结果可以认定,此次数字钟的设计是成功的。

第四章:心得体会通过这次对数字电子钟的课程设计,把课本上学到的知识与实践相结合。

从中对学到的知识有了更进一步的理解,而且更进一步的熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

相关文档
最新文档