忆阻器作业

忆阻器为基础的非易失性随机存取内存：混合架构的低功耗紧凑的存储器设计

摘要

在本文中，一种通过基于忆阻器的非易失性静态随机存取存储器（SRAM）单元采用忆阻器和金属氧化物半导体器件的组合的设计的新方法被提出。忆阻器与台湾半导体制造公司的180纳米的MOSFET 技术被用于构成一个单细胞。此单元的预测的区域显著地少，并且平均读写功率比相同的互补金属氧化物半导体技术的一个常规的6-T的SRAM单元少25倍。读时间比6-T的SRAM单元少得多。然而，写入时间是有一点高，但是可以通过增大忆阻器的流动性得到改善。非易失性特性细胞使得非易失性随机存取存储器设计有吸引力。

关键词：CMOS，记忆元件，忆阻器，SPICE model，非易失性随机访问存储器

引言

1971年蔡少堂[1]假设四分之一无源二端电路称为忆阻器元件（另外三个存在的元器件即电阻器，电容器，还有一个是电感）。在2008年，研究人员在惠普（HP）实验室报告说，忆阻器是采用物理双端钛- 二氧化钛（TiO2）纳米器件[2]。惠普实验室所描述的首次实验demo 证明了物理忆阻器的存在，终于验证了蔡少堂的理论，在电子和企业界引起了巨大的轰动[3]。基本上，忆阻器是一个有记忆的电阻，当有电压通过它的时候，它的阻值能够一直保持到那个值，直到电压移除或者改变。忆阻器与它们主要的不同是，其他三个传统的元器件都是线性的，而忆阻器是非线性的。

惠普忆阻器利用了二氧化钛纳米级材料的薄膜性质。忆阻器的其他物理的实施方案也是可能的，最近一直提出的那个耦合流和自旋传输在纳米级尺寸，可用于实现忆阻器忆阻[4]，[5]。在许多文献中模拟电路和忆阻器的结合已经出现很多。Witrisal认为忆阻器在超宽带接收器，以减少信号的处理功率[6]。忆阻器也可用作可编程电阻负载运用在差分放大器[7]。Varghese 和Gandi使用忆阻器作为一个互补金属氧化物半导体（CMOS）的差分对和一个源极退化元件[8]。参考文献[9]可见各种基于模拟忆阻器内存包括运算放大器基于可变增益放大器（VGA）的可编程模拟功能块。脉冲编程手段在忆阻器用于模拟记忆的微分放大器中的应用被考虑在[10].

由于忆阻器的可行性，它被众多的科学家们所研究，特别是作为未来的一种强有力的候选预备材料[11]，非易失性的属性和在交叉开关中高的堆积密度，特别能让研究者们兴奋，我们所提出的电路的的主要特点是他的非易失性，数据能够被存储在内存中特别是当在非特定的时间电源被关掉，另一个应用前景是相比传统的6T-SRAM，电路的尺寸能够被大幅度的消减由于只有三个晶体管所提出的电路的每个单元中使用时，其面积可以比常规的SRAM单元少得多。在建议的结构所消耗的功率是显着地低于常规的SRAM结构。所有这些功能都在本文中进一步讨论以后。本文通过引入忆阻器及其特性开始起飞。之后，一些相关工作进行了讨论。然后，它直接进入到提出的电路，其工作原理及其功能的结构，那么它讨论的角度，得出了一些比较，应受它与电路的可能的未来前景总结。

本文通过引入忆阻器及其特性开始论述。之后一些相关的工作被讨论。然后，它会直接进入我们提出的电路构架里面，他的工作原理和其功能的结构，然后讨论了一些他的应用前景，做出了一些比较，最后总结出了未来的几种电路前景。

忆阻器作为记忆元件

Strukov 等 [2]提出的忆阻器的物理模型。他们已经表明，忆阻器的特点是它依赖于时间的电阻，它在时间t 的值是与是线性正比于通过它的电荷数量q 。他们实现了概念证明了的忆阻器，它由一个薄的2Tio 纳米层（2 nm ）和一个缺氧的

二氧化钛2x Tio -（8 nm ）的纳米层古夹在两块纳米级的铂块之间。氧气（2O -）

空缺的是+2移动的空穴并且带正电荷。改变在二氧化钛纳米层内分布的2O -，能

够改变它的电阻值。通过施加一个正电压到金属pt 的两端，氧空位的二氧化钛x 层漂移二氧化钛掺杂层，从而改变之间的边界二氧化钛x 和二氧化钛层。其结果是，整体该层的电阻降低对应于一个`` ON''状态。当足够的电荷通过忆阻器该离子再也无法动弹，器件进入迟滞区域并保持q ，请在上限与？固定的忆阻， M （忆阻器的电阻）。通过反转的过程中，