系统芯片(SOC)是微电子技术发展的必然.pptx
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逻辑综合、优化 门级仿真、时序分析 生成门级网表文件
PLD映射、布局布线 时序检查
输出JEDEC文件
PLD实现
布图规划 布局布线 设计规则检查（DRC） 版图参数提取（LPE） 电学规则检查（ERC） 一致性检查（LVS） 后仿真
版图生成
ASIC实现
1.2.3 硬件描述语言
硬件描述语言有多种，自二十世纪八十年代后期起， 逐步开始推广使用。应用比较普遍的有美国国防部提出的 VHDL，Candence公司开发的Verilog HDL，Menter Graphics开发的BLM硬件描述语言，DATA I/O公司开发 的ABEL硬件描述语言等。目前已成为国际标准的硬件描 述语言只有两种，即VHDL和 Verilog HDL。
进行设计。
SOC
专用集成电路ASIC (Application Specific Integrated Circuits)
可编程系统集成芯片SOPC ( System On a Programmable
Chip)
SOC的设计概念
SOC的设计理念与传统IC不同。 SOC把系统的处理机 制、模型算法、芯片结构、各层次电路直到器件的设计紧 密结合，在一个或若干个单片上完成整个系统的功能。与 普通IC的设计不同，SOC的设计以IP核为基础，以硬件 描述语言为系统功能的主要描述手段，借助于以计算机为 平台的EDA工具进行。SOC的出现是电子设计领域的一 场革命。如果说在上个世纪，电子系统的设计主要是在 PCB层次上将各种元器件合理连接，那么进入本世纪后， 电子系统的设计将主要是以HDPLD或ASIC为物理载体的 系统级芯片的设计，它对电子信息产业的影响将不亚于20
世纪60年代集成电路的出现所产生的影响。
1.2 电子设计自动化技术和硬件描述语言
1.2.1 电子设计自动化（EDA）技术发展概述
ห้องสมุดไป่ตู้
系统级
系统指标
行为级描述、 模拟和综合
行为级
算法模型、数据流图
RTL级
真值表、状态图
硬件描述语言 仿真和逻辑综合
通用电路分析
门级
逻辑图、布尔方程
电路级
电路图和微分方程
• 10、人的志向通常和他们的能力成正比例。16:22:2916:22:2916:2211/18/2020 4:22:29 PM
• 11、夫学须志也，才须学也，非学无以广才，非志无以成学。20.11.1816:22:2916:22Nov-2018-Nov-20
• 12、越是无能的人，越喜欢挑剔别人的错儿。16:22:2916:22:2916:22Wednesday, November 18, 2020
第一章
绪论
1.1 系统芯片（SOC）是微电子技术发 展的必然
微电子技术的发展
LSI
SSI
MSI 103~104 100~1000
10~100
VLSI 105~106
ULSI 106~109
GSI >109
1948 1961 1966 1971 1980 1990 1998 2000 年份
集成度
微电子技术的加工尺度
VHDL和Verilog HDL都支持从行为级到门级的系统描 述，适合于电子系统自顶向下的层次化设计。目前，硬件 描述语言正在向模数混合电路设计和系统级描述的方向发 展。
• 9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。20. 11.1820.11.18Wednesday, November 18, 2020
电路图输入和 仿真、逻辑模拟
版图级
器件的物理特性
PCB和版图设计
1.2.2 Top-Down设计方法
自顶向下（Top-Down)设计方法和自底向上（Bottom-Up) 设计方法
Bottom-Up
整机
部件
单元电路
Top-Down
元器件 模型库
系统功能描述 算法或模型的建立
行为描述 行为级仿真 RTL级描述 RTL级仿真
微米 亚微米 深微米 超深微米 纳米
功能电路
3G
3T
系统集成
SOC的定义
一般认为，如果一个集成电路芯片具有如下特征 的话，即可称其为SOC，这些特征是：
采用超深亚微米工艺技术实现复杂系统功能的 VLSI；
使用一个或多个嵌入式处理器或数字信号处理 器（DSP）；
具备外部对芯片进行编程的功能； 主要采用第三方的IP（Intellectual Property）核
VerilogHDL最初由Gate Way Design Automatic(GDA) 公司的 Phil Moorby首创，1989年Candence公司收购了 GDA公司，Verilog HDL遂成为Candence公司EDA工具中 的硬件描述语言。1995年，Verilog HDL成为IEEE的标准， 即Verilog HDL 1364-1995。Verilog HDL是一种商用硬件 描述语言。
VHDL的英文全名是Very high speed integrated circuit Hardware Description Language，即超高速集成电路硬件 描述语言，是美国国防部为支持超高速集成电路（Very High Speed Integrated Circuits，简记为VHSIC）项目的 研发于二十世纪八十年代初提出的，其目的是为了在各个 开发商之间统一设计标准，便于资源共享。1986年， IEEE标准化组织开始审订VHDL，并于1987年12月通过 标准审查，宣布实施，即IEEE STD 1076-1987[LRM87]。 1993年VHDL作了修订，形成了新的标准，即IEEE STD 1076-1993[LRM93]，本书所采用的VHDL语言即这个标准。
• 13、志不立，天下无可成之事。20.11.1820.11.1816:22:2916:22:29November 18, 2020
• 14、Thank you very much for taking me with you on that splendid outing to London. It was the first time that I had seen the Tower or any of the other famous sights. If I'd gone alone, I couldn't have seen nearly as much, because I wouldn't have known my way about.
PLD映射、布局布线 时序检查
输出JEDEC文件
PLD实现
布图规划 布局布线 设计规则检查（DRC） 版图参数提取（LPE） 电学规则检查（ERC） 一致性检查（LVS） 后仿真
版图生成
ASIC实现
1.2.3 硬件描述语言
硬件描述语言有多种，自二十世纪八十年代后期起， 逐步开始推广使用。应用比较普遍的有美国国防部提出的 VHDL，Candence公司开发的Verilog HDL，Menter Graphics开发的BLM硬件描述语言，DATA I/O公司开发 的ABEL硬件描述语言等。目前已成为国际标准的硬件描 述语言只有两种，即VHDL和 Verilog HDL。
进行设计。
SOC
专用集成电路ASIC (Application Specific Integrated Circuits)
可编程系统集成芯片SOPC ( System On a Programmable
Chip)
SOC的设计概念
SOC的设计理念与传统IC不同。 SOC把系统的处理机 制、模型算法、芯片结构、各层次电路直到器件的设计紧 密结合，在一个或若干个单片上完成整个系统的功能。与 普通IC的设计不同，SOC的设计以IP核为基础，以硬件 描述语言为系统功能的主要描述手段，借助于以计算机为 平台的EDA工具进行。SOC的出现是电子设计领域的一 场革命。如果说在上个世纪，电子系统的设计主要是在 PCB层次上将各种元器件合理连接，那么进入本世纪后， 电子系统的设计将主要是以HDPLD或ASIC为物理载体的 系统级芯片的设计，它对电子信息产业的影响将不亚于20
世纪60年代集成电路的出现所产生的影响。
1.2 电子设计自动化技术和硬件描述语言
1.2.1 电子设计自动化（EDA）技术发展概述
ห้องสมุดไป่ตู้
系统级
系统指标
行为级描述、 模拟和综合
行为级
算法模型、数据流图
RTL级
真值表、状态图
硬件描述语言 仿真和逻辑综合
通用电路分析
门级
逻辑图、布尔方程
电路级
电路图和微分方程
• 10、人的志向通常和他们的能力成正比例。16:22:2916:22:2916:2211/18/2020 4:22:29 PM
• 11、夫学须志也，才须学也，非学无以广才，非志无以成学。20.11.1816:22:2916:22Nov-2018-Nov-20
• 12、越是无能的人，越喜欢挑剔别人的错儿。16:22:2916:22:2916:22Wednesday, November 18, 2020
第一章
绪论
1.1 系统芯片（SOC）是微电子技术发 展的必然
微电子技术的发展
LSI
SSI
MSI 103~104 100~1000
10~100
VLSI 105~106
ULSI 106~109
GSI >109
1948 1961 1966 1971 1980 1990 1998 2000 年份
集成度
微电子技术的加工尺度
VHDL和Verilog HDL都支持从行为级到门级的系统描 述，适合于电子系统自顶向下的层次化设计。目前，硬件 描述语言正在向模数混合电路设计和系统级描述的方向发 展。
• 9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。20. 11.1820.11.18Wednesday, November 18, 2020
电路图输入和 仿真、逻辑模拟
版图级
器件的物理特性
PCB和版图设计
1.2.2 Top-Down设计方法
自顶向下（Top-Down)设计方法和自底向上（Bottom-Up) 设计方法
Bottom-Up
整机
部件
单元电路
Top-Down
元器件 模型库
系统功能描述 算法或模型的建立
行为描述 行为级仿真 RTL级描述 RTL级仿真
微米 亚微米 深微米 超深微米 纳米
功能电路
3G
3T
系统集成
SOC的定义
一般认为，如果一个集成电路芯片具有如下特征 的话，即可称其为SOC，这些特征是：
采用超深亚微米工艺技术实现复杂系统功能的 VLSI；
使用一个或多个嵌入式处理器或数字信号处理 器（DSP）；
具备外部对芯片进行编程的功能； 主要采用第三方的IP（Intellectual Property）核
VerilogHDL最初由Gate Way Design Automatic(GDA) 公司的 Phil Moorby首创，1989年Candence公司收购了 GDA公司，Verilog HDL遂成为Candence公司EDA工具中 的硬件描述语言。1995年，Verilog HDL成为IEEE的标准， 即Verilog HDL 1364-1995。Verilog HDL是一种商用硬件 描述语言。
VHDL的英文全名是Very high speed integrated circuit Hardware Description Language，即超高速集成电路硬件 描述语言，是美国国防部为支持超高速集成电路（Very High Speed Integrated Circuits，简记为VHSIC）项目的 研发于二十世纪八十年代初提出的，其目的是为了在各个 开发商之间统一设计标准，便于资源共享。1986年， IEEE标准化组织开始审订VHDL，并于1987年12月通过 标准审查，宣布实施，即IEEE STD 1076-1987[LRM87]。 1993年VHDL作了修订，形成了新的标准，即IEEE STD 1076-1993[LRM93]，本书所采用的VHDL语言即这个标准。
• 13、志不立，天下无可成之事。20.11.1820.11.1816:22:2916:22:29November 18, 2020
• 14、Thank you very much for taking me with you on that splendid outing to London. It was the first time that I had seen the Tower or any of the other famous sights. If I'd gone alone, I couldn't have seen nearly as much, because I wouldn't have known my way about.