数字电路实验电子秒表设计

**交通大学信息科学与工程学院综合性实验报告

姓名： *** 学号 631206050*** 班级： 2012级软件2班

实验项目名称：电子秒表

实验项目性质：设计性实验

实验所属课程：数字电路技术基础

实验室(中心)：电子电工实验室

指导教师： ***

实验完成时间： 2013 年 12 月 20 日

一、实验目的

1.熟悉计数器的工作原理及特点；

2.了解和掌握四位同步可预置二进制计数器74LS161的使用方法；

3.学习设计N进制加法计数器的方法；

4.了解电子秒表的设计原理；

5.掌握电子秒表的设计方法；

二、实验内容及要求

1.自己设计的同学可以在实验中验证；

2.按老师要求做的最好回去用EWB设计60分钟的电子秒表；

3.完成实验报告，附上电路图及仿真结果；

4.总结数字电路设计的一般方法，掌握常见的数字电路设计的软件。

三、实验原理

本实验采用4枚74LS161计数器及少量的门电路组成。当原有计数器从全0状态开始计数并接收了n个脉冲后，电路进入SN状态；如果将SN状态译码产生一个置零信号加入到计数器的置零输入端，则计数器立刻返回S0状态，因此可以得到相应进制的计数器。由于电路一旦进入SN状态后立刻又被置成S0状态，所以SN状态只在极短的时间出现，在稳定的状态循环中不包括SN状态。

本实验采用的4枚74LS161计数器中其中两枚采用十进制计数，另外两枚采用六进制计数用于实现60分钟秒表的设计。

五、实验过程及原始记录（含电路图）

本实验采用4枚74LS161计数器进行实验设计，用于构成秒表；设计过程中其中两枚需设计成十进制计数器；另外两枚需设计成6进制计数器。

六进制计数器：当Q3Q2Q1Q0=0110时，置零输入端输入置零信号使计数器清零；当Q3Q2Q1Q0=0101时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。

十进制计数器：当Q3Q2Q1Q0=1010时，置零输入端输入置零信号使计数器清零；当Q3Q2Q1Q0=1001时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。

其电路图实现如下：

六、实验结果及分析

运行程序，实验结果正确。

能用于实现秒表的相关功能，能用于测量时间，进行分和秒的测定；

能实现分和秒的显示，如下图所示：

七、实验体会

通过本实验的设计，让我对计数器更加了解了，掌握了其原理及其使用方法，提高了自己的实验设计能力；由于第一次使用该软件，对软件不够了解，使用起来较困难，以后应加强对该软件的使用练习。