半导体存储器分类介绍

半导体存储器分类介绍
§ 1. 1 微纳电子技术的发展与现状
§1.1.1 微电子技术的发展与现状
上个世纪50年代晶体管的发明正式揭开了电子时代的序幕。

此后为了提高电子元器件的性能，降低成本，微电子器件的特征尺寸不断缩小，加工精度不断提高。

1962年，由金属-氧化物-半导体场效应晶体管（MOSFET）组装成的集成电路（IC）成为微电子技术发展的核心。

自从集成电路被发明以来[1,2]，集成电路芯片的发展规律基本上遵循了Intel 公司创始人之一的Gordon Moore在1965年预言的摩尔定律[3]：半导体芯片的集成度以每18个月翻一番的速度增长。

按照这一规律集成电路从最初的小规模、中规模到发展到后来的大规模、超大规模（VLSI），再到现在的甚大规模集成电路（ULSI）的发展阶段。

随着集成电路制造业的快速发展，新的工艺技术不断涌现，例如超微细线条光刻技术与多层布线技术等等，这些新的技术被迅速推广和应用，使器件的特征尺寸不断的减小。

其特征尺寸从最初的0.5微米、0.35 微米、0.25 微米、0.18 微米、0.15 微米、0.13 微米、90 纳米、65 纳米一直缩短到目前最新的32纳米，甚至是亚30纳米。

器件特征尺寸的急剧缩小极大地提升了集成度，同时又使运算速度和可靠性大大提高，价格大幅下降。

随着微电子技术的高速发展，人们还沉浸在胜利的喜悦之中的时候，新的挑战已经悄然到来。

微电子器件等比例缩小的趋势还能维持多久？摩尔定律还能支配集成电路制造业多久？进入亚微米领域后，器件性能又会有哪些变化？这一系列的问题使人们不得不去认真思考。

20世纪末期，一门新兴的学科应运而生并很快得到应用，这就是纳电子技术。

§1.1.2 纳电子技术的应用与前景
2010年底，一篇报道英特尔和美光联合研发成果的文章《近距离接触25nm NAND闪存制造技术》[4]，让人们清楚意识到经过近十年全球范围内的纳米科技热潮，纳电子技术已逐渐走向成熟。

电子信息技术正从微电子向纳电子领域转变，
纳电子技术必将取代微电子技术主导21世纪集成电路的发展。

目前，半导体集成电路的特征尺寸已进入纳米尺度范围，采用32纳米制造工艺的芯片早已问世，25纳米制造技术已正式发布，我们有理由相信相信亚20纳米时代马上就会到来。

随着器件特征尺寸的减小，器件会出现哪些全新的物理效应呢？
（1）量子限制效应。

当器件在某一维或多维方向上的尺寸与电子的徳布罗意波长相比拟时，电子在这些维度上的运动将受限，导致电子能级发生分裂，电子能量量子化，出现短沟道效应、窄沟道效应以及表面迁移率降低等量子特性。

（2）量子隧穿效应。

当势垒厚度与电子的徳布罗意波长想当时，电子便可以一定的几率穿透势垒到达另一侧。

这种全新的现象已经被广泛应用于集成电路中，用于提供低阻接触。

（3）库仑阻塞效应。

单电子隧穿进入电中性的库仑岛后，该库仑岛的静电势能增大e2/2C，如果这个能量远远大于该温度下电子的热动能K B T，就会出现所谓的库仑阻塞现象，即一个电子隧穿进入库仑岛后就会对下一个电子产生很强的排斥作用，阻挡其进入。

以上这些新的量子效应的出现使得器件设计时所要考虑的因素大大增加。

目前，国际上较为先进的是25nm半导体制造工艺，在这样小的尺寸范围内进行器件设计不仅仅要考虑单个器件可能因尺寸等比例缩小所带来的各种量子效应，还要考虑器件与器件间距不断缩小可能出现的各种可靠性问题以及Cu互联线之间的各种耦合效应。

目前，包括Intel、IBM、Samsung以及TSMC在内的各大企业都投入了大量的人力、物力用于研究纳米尺度下可能面临的理论问题和技术问题，建立适应纳米尺度的新的集成方法、技术标准和检测手段。

在这样的背景下，如何更好地掌握和利用这些新的物理效应，并将其应用于新型的纳米器件中就显得尤为重要，而这正是本文研究的出发点。

§ 1. 2 新一代非易失性半导体存储器的分类与发展
§1.2.1 非易失性半导体存储器的种类与特点
2008年，美国IBM实验室提出“存储级内存”(SCM, Storage-Class Memory)的概念[5]，用于概括新一代的非易失性闪存技术。

IBM公司对SCM的定义为：
能够取代传统硬盘并对DRAM起到补充作用的这样一类非易失性数据存储技术[8]。

据IBM提供的资料，SCM大约在五年之内可实现商品化，到时1Gb的成本大约只有闪存的1/3，同时具有比传统存储器更高的性能，高的性价比使得SCM 能够很快取代传统存储设备中的硬盘。

如图1.1所示，SCM的出现必将对计算机数据存储系统的发展路线产生深远影响。

图1.1 半导体存储器发展路线示意图
（图片来源：IBM Research Center）
有望成为下一代非易失性存储器候选者的SCM主要包括以下几种：铁电随机存储器（FeRAM）、磁阻随机存储器（MRAM）、阻变随机存储器（RRAM）、相变随机存储器（PCRAM）。

FeRAM利用铁电晶体的铁电效应来实现数据存储，铁电晶体在自然状态下分为正、负两极。

当在外加电场时，晶体中心原子在电场作用下运动，极性统一最终达到稳定状态；当电场撤除后，中心原子恢复原来的位置，因此能够保存数据。

FeRAM的一个基本存储单元由电容和场效应管（所谓的2T2C结构）组成，如图1.2所示。

电容由两电极板中间沉淀晶态铁电晶体薄膜材料组成，目前应用最多的铁电晶体主要为钙钛矿材料。

FeRAM的优点是速度快、功耗低、无需擦除即可反复写入；存在的问题是当达到一定的读写次数后将失去耐久性，另外，减小单个存储单元尺寸，提高存储密度以及提高器件可靠性也是亟待解决的问题。

图1.2 铁电随机存储器结构示意图
（图片来源：）
MRAM的核心是磁性隧道结（Magnetic Tunnel Junction,MTJ），常用的材料为氧化镁（MgO）、氧化铝（Al2O3）等等。

通过外加磁场（如图1.3左所示）或电场（如图1.3右所示）驱使MTJ极化方向发生变化，出现平行和反平行两种状态，而这两种状态所对应的磁阻（Tunneling Magnetoresistance,TMR）有很大差异，因而可以用低阻和高阻作为“0”和“1”两种不同的状态。

MRAM的擦写速度极快、耐久性很高同时功耗也很低，但磁性材料大多与常规的CMOS 工艺不兼容，要做到大规模集成还有很多困难。

近年来，MRAM作为SCM一个强有力的候选者得到很多闪存厂商的青睐，相关研究工作也在紧锣密鼓地进行，相信假以时日MRAM一定可以大展宏图。

图1.3 磁阻随机存储器原理示意图
（图片来源：http://techon.nikkeibp.co.jp）
RRAM是忆阻器（memristor）最简单也是最重要的应用，是目前存储器领域的研究热点之一。

忆阻器简单说来就是一种有记忆功能的非线性电阻，通过控制电流的变化改变阻值，实现高阻“1”和低阻“0”的数据存储功能。

金属氧化物的电阻转变特性发现于20世纪60年代，由于受到实验条件的制约，直到2000年美国休斯顿大学报道了PCMO氧化物薄膜的电阻转换特性之后，人们才又重新认识到这一现象，随后惠普公司科学家在2008年5月的《自然》杂志上撰文研究了RRAM的机理，将对RRAM的研究推向高潮。

RRAM的结构非常简单，如图1.4所示，作为候选的材料主要有有机化合物、钙钛矿多元氧化物以及简单的二元氧化物，最具潜力的当属二元过渡金属氧化物半导体材料，比如CuO、ZnO、NiO、TiO、ZrO等。

RRAM的优点主要有：制备简单、擦写速度快、存储密度高、与传统CMOS工艺兼容性好。

目前，RRAM作为一种全新的存储技术，其电致阻值转变的物理机制尚不清楚，但RRAM众多的优点使其仍然很具吸引力。

图1.4 RRAM结构示意简图
（图片来源：）
PCRAM依靠相变材料非晶态和晶态之间相互转换时所表现出的不同电阻特性来存储数据，在相变材料上施加复位电压或电流就能触发两个状态之间的切换，PCRAM的基本结构如图1.5所示，上下电极之间是一层相变材料，周围是绝热材料。

目前，被广泛采用的相变材料为Ge:Se:Te（GST）。

PCRAM主要的优点是：单元体积小、读写速度快、功耗低、寿命长并且可实现多级存储。

以IBM 为代表的业界认为PCRAM在65纳米以后将凸显其优势，是下一代新型存储器最有希望的候选者。

尽管如此，PCRAM还是有其固有的缺点，例如在相变过程中如何绝热以及存储数据可靠性等问题。

图1.5 PCRAM结构示意图
（图片来源：http://www.iht.rwth-aachen.de）
最后，将这几种不同的新型存储器性能进行比较，如表1.1所示。

表1.1 几种新型存储器性能比较简表
§1.2.2 闪存领域当前面临的机遇与挑战
闪存(Flash)领域一直是纳电子高新技术应用的最前沿，也是各种新型存储器商品化进程中竞争最为激烈的领域。

因而，闪存领域更能体现存储器制造业目前面临的机遇与挑战。

自从1989年日本东芝公司提出NAND结构以后，越来越多的处理器使用NAND接口，并能直接从NAND(没有NOR)导入数据。

如今随着数码产品的普及，闪存领域的发展可谓日新月异。

数码相机、MP3/MP4播放器、PDA、智能手机等等数码产品目前已经完全被闪存占据，市场旺盛的需求驱使各大闪存厂商竞相扩大产能，引进新技术的同时大幅提升闪存的容量和速度。

大概在2007年，一个容量为1G的U盘市场价格大约为几百元，而在2009年年初一个4G的U盘售价竟然降至35元，闪存市场竞争之激烈让人吃惊[6]。

闪存价格骤降对于消费者而言无疑是件好事，但对于生产商而言却苦不堪言。

在闪存领域占主导地位、被人称之为“半导体产业成长最快产品”的NAND flash同样面临这样的挑战。

三星（Samsung）、东芝（Toshiba）、海力士（Hynix）和美光（Micron）并称NAND flash“四巨头”，占据闪存市场90%的份额。

但即使是这样的大公司也在2008-2009年的价格战中背负了沉痛的代价。

在这场残酷的市场竞争中，大多数公司依靠进一步减小特征尺寸来降低成本，25-28纳米这样的特征尺寸在NAND制造业已经或即将投入运营，而我们大家熟知20纳米将是光刻技术的极限，因此单靠缩小器件尺寸来降低闪存价格的这种方法不是长久之计。

包括NAND flash在内的存储器行业已经到了十字路口，传统的存储器单元已经无法满足闪存行业急速发展的需求。

在这种严峻的形势下，闪存行业将何去何从[7]？据报道称，英特尔、美光闪存技术公司（Intel-Micron Flash Technologies,IMFT）宣布即将采用多层存储的新技术来降低固态硬盘（Solid-State Drives, SSD）的价格。

这一举措充分说明，只有寻求新型高性能存储器单元的研发才能为各大闪存厂商带来新的发展契机。

§ 1. 3 纳米晶非易失性存储器简介
第二节已经介绍过到目前为止出现的几种新型存储器，每种存储器都有其自身的缺点和限制因素，因而要取代传统的闪存还要进一步完善其结构特性。

现有
的主流NAND 芯片大多采用浮栅的结构单元，这类结构的典型特征是具有两个多晶硅栅极，其中一个与外电路相连接，称为控制栅；另一个没有外引线，被完全包裹在介质层里，因而是浮空的，称为浮栅。

浮栅技术最早应用于EPROM、EEPROM，如今是闪存产品的基础器件结构，如图1.6所示。

图1.6 传统浮栅(SONOS)结构示意图
（来源：/media/news_show.aspx?id=947）
浮栅结构器件利用浮栅上是否存储电荷或存储电荷量的多少来改变器件的阈值电压。

当栅极加正电压时，电子通过隧穿层注入浮栅，对栅极电荷产生库仑屏蔽作用，使沟道反型层导电能力降低，从而区分“1”和“0”两种状态。

传统浮栅型存储器多采用多晶硅介质，这种结构会带来的问题是：经过反复擦写操作后，隧穿层会发生损伤，这些损伤或者隧穿层中固有的缺陷很容易成为浮栅中存储电荷的纵向泄漏通道。

由于多晶硅中的电荷也可能发生横向移动，这样，隧穿层中的某个缺陷或通道就很有可能导致大量电荷的泄漏，最终导致器件可靠性完全丧失。

要解决这个问题，若单纯依靠增加隧穿层厚度来抑制电荷的泄漏，又会导致擦写电压提高、功耗增大同时擦写速度变慢。

擦写速度、功耗与器件可靠性之间的矛盾是传统浮栅结构(SONOS)无法解决的，因此研究人员需要另辟蹊径，寻找新型结构或材料。

1995年，美国康奈尔大学的Sandip Tiwari 等首次采用纳米硅晶粒取代多晶硅作为浮栅介质材料[8-12]，这种新结构（如图1.7）具有比传统浮栅器所示件更优良的性能，在获得更高擦写速度的同时又具有更高的可靠性。

此后，用来作为浮栅的材料越来越多，从金属材料例如Au、W、Ag、Pt、Ru到半导体材料如Si、Ge再到混合型材料如SiGe、NiSi等等。

图1.7 纳米硅浮栅存储器结构示意图和能带图
纳米晶浮栅存储器与传统浮栅存储器相比，主要有以下优点[13]：
(1) 器件尺寸小，集成度高；
(2) 采用超薄隧穿层（<5nm），擦写速度快；
(3) 电荷分立存储于纳米晶粒中，有效抑制横向电荷泄漏；
(4) 采用直接隧穿方式进行擦写操作，相对于热电子注入而言对隧穿层
损伤大大降低，可靠性提高；
(5) 存储少量电荷就可以使器件阈值电压发生较大改变，因而所需工作
电压低、功耗小。

这种基于纳米硅的器件结构从一被提出就引起了研究人员的广泛关注。

为了将纳米硅存储器推向实用化，科研工作者做了大量的研究工作[14-18]。

目前，大量的报道都是围绕实验室制备出的纳米晶浮栅存储单元进行研究，而这些研究与真正实现商品化生产还相距甚远。

我们实验室为了推动纳米硅浮栅存储器实用化进程，在工艺流水线上进行了反复的实验，最终成功制备出性能优良的纳米硅浮栅存储单元。

我们坚信在不久的将来，新型的纳米硅量子点闪存必将为闪存领域带来新的希望。

参考文献：
[1] J. S. Kilby, IEEE Trans, Electron Devices ED-23, 648 (1976), U.S. Patent 3, 138,
743 (filed 1959, granted 1964)
[2] F. M. Wanlass, C. T. Sah, Solid-State Circuits Conference. Digest of Technical
Papers, IEEE International, V olume VI, 32 (1963)
[3] G.. E. Moore, Progress in digital integrated electronics. IEEE IEDM Tech. Dig. 21,
11 (1975)
[4] 英特尔、美光闪存技术公司，微型计算机第33期, p.126-130 (2010)
[5] C. H. Lam, Solid-State and Integrated Circuit Technology(ICSICT), 2010 10th
IEEE International Conference, p.1080-1083 (2010)
[6,7] 秦文芳，NAND Flash 的十字路口，2008
[8] S. Tiwari, F. Rana and K. Chan, Proc.IEEE Int. Electron Device Meeting, p.521
(1995)
[9] S. Tiwari, F. Rana and H. I. Hanafi, Appl. Phys. Lett, 68, 1377 (1996)
[10] S. Tiwari, F. Rana and K. Chan, Appl. Phys. Lett, 69, 1232 (1996)
[11] H. I. Hanafi and S. Tiwari, Transistors on Electron Devices, 43, 1553 (1996)
[12] J. J. Welser, S. Tiwari and S. Rishton, IEEE Electron Device Letters, 18, 278
(1997)
[13] H. I. Hanafi, S. Tiwari and I. Khan, Transistors on Electron Devices, 43, 1553
(1996)
[14] A. Dutta, Y. Hayafune and S.Oda, Jpn. J. Appl. Phys, 39, L855 (2000)
[15] S. Banerjee, S.Y. Huang and S. Oda, IEEE T Nanotechnol, 2, 88-92 (2003)
[16] L. C. Wu, X. F. Huang, J. J. Shi, M. Dai, F. Qiao, W. Li, J. Xu and K. J. Chen,
Thin Solid Films, 425, 221-224 (2003)
[17] M. Hocevar, N. Baboux, A. Pocet, M. Gendry and A. Souifi, IEEE Electron
Device Letters, 56, 2657-2662 (2009)
[18] V. Ioannou-Sougleridis and A. G. Nassiopoulou, Journal of Applied Physics, 106,
054508 (2009)。