第二章 集成电路工艺及版图

Substrate must be tied to GND and n-well to VDD Metal to lightly-doped semiconductor forms poor connection called Shottky Diode Use heavily doped well and substrate contacts / taps

Spin on photoresist


Photoresist is a light-sensitive organic polymer Softens where exposed to light
感光 材料
Photoresist SiO2
p substrate
2013/10/12
29
Lithography(显影)
A Y VDD SiO2 n+ diffusion
n+
n+ p substrate
p+ n well
p+
p+ diffusion polysilicon metal1
nMOS transistor
2013/10/12
pMOS transistor
23
Well and Substrate Taps

A GND Y
硅栅
VDD
p+
n+
n+ p substrate
p+ n well
p+
n+
substrate tap
欧姆接触区
well tap
Inverter Mask Set


Transistors and wires are defined by masks Cross-section taken along dashed line
2013/10/12
2
2.1 引言(续)
系统设计 逻辑设计 电路设计 版图设计 制成GDS-II文件 制掩膜版 圆片制作 划片、封装、测试 制造方 设计方
图2.1 芯片研制过程
2.1 引言(续)
根据设计和制造可以分开的思想，世界出现了许多纯设计公 司(Design house)和许多纯制造公司(Foundry)。 如 Creative ， Cisco 是纯设计公司。台湾的代加工业：台 积电TSMC、联电、旺宏、华邦等。 芯片设计涉及：电路与系统；设计方法学；其他学科如通讯、 自动化、计算机等学科。 制造者：物理学精深的知识和掌握。 芯片设计和制造之间的纽带是：设计规则。 一般认为 VLSI 设计属数字系统设计，但随着设计向高速、 高密度方向发展，许多电路特性必须采用模拟电路方法来 处理，所以有必要对工艺有一定程度的了解。


Expose photoresist through n-well mask Strip off exposed photoresist
Photoresist SiO2
p substrate
2013/10/12
30
Etch(刻蚀)


Etch oxide with hydrofluoric acid (HF) Seeps through skin and eats bone; nasty stuff!!! Only attacks oxide where resist has been exposed
2.2.2 光刻工艺
2013/10/12
光刻工艺是将光复印图象与材料的腐蚀相结合的一 种表面精细加工技术。所实现的是将掩模版上的图形到硅 表面各层材料上的转移。
6
固化区
Si-substrate Hardened resist SiO 2 Si-substrate
1. 硅衬底材料
光敏材料 SiO2 Si-substrate

2013/10/12
15
2.3 CMOS电路加工工艺(续)
CMOS工艺包括： P阱工艺——在N型衬底的P阱内制造N型MOS管，在N型衬 底上制造P管。 N阱工艺——在P型衬底的N阱内制造P型MOS管，在P型衬 底上制造N管。 双阱工艺——采用高浓度的n+衬底，在上面生长高阻r外延 层，并在其上形成N阱和P阱。 绝缘衬底上的硅工艺(SOI:Silicon on Insulator)
TiSi2
field oxide
SiO2 tungsten
p well p-epi n+ p-
n well p+
SiO2
图 双阱工艺
2013/10/12 19
二氧化硅 CW
N-型硅 N-型硅 N-型硅 氧化
N-型硅 P-阱 P-阱 曝光 P-阱
显影，刻蚀 扩散 去胶 去二氧化硅
形成P阱 (2-8)
4. 光刻胶显影，硅片置于显影 液中，溶解未固化的光刻胶
SiO2被腐蚀
Hardened resist SiO2 Si-substrate
2. 生长SiO2及涂光刻胶
UV-light Patterned optical mask Exposed resist
5. 腐蚀SiO2，硅片放入化学试剂中， 将未被光刻胶保护的区域的SiO2腐蚀掉
SiO2 Si-substrate
掩膜
Si-substrate
3. 负胶暴光，光照区域胶被固化 （正胶暴光则相反）
6. 去胶，仅留下SiO2 作为选择掺杂的掩膜
图 光刻工艺步骤
2.2.2 光刻工艺(续)
正胶：光照 部分易溶解， 留下未受光 照部分 适 合 于 做 触 孔， 焊 盘 等 负胶：光照 部分不易溶 解，留下光 照部分
A
Y
GND nMOS transistor substrate tap pMOS transistor well tap
VDD
CMOS反相器俯视图
Detailed Mask Views

Six masks n-well Polysilicon n+ diffusion p+ diffusion Contact Metal
o
杂质原子雾 硅 片
图2.6杂质扩散示意图
高温反应炉
2.2.3 掺杂工艺(续)
二、离子注入法：在真空室内使用高能离 子束直接注入Si片的方法。
2013/10/12
图 离子注入机原理
10
2.2.3 掺杂工艺(续)
特点：不需要高温，易于控制，可以形成浅 的PN结。
20C o
硼离子
杂质离子束 真空室
硅 片
适 合 于 做 金 属 连 线 等
2.2.3 掺杂工艺
掺杂工艺主要有两种：扩散法和离子注入法。 一、扩散法：将Si片加热到很高的温度，使杂质原子 以热扩散的方式掺入Si中。 原理：杂质原子在SiO2内的扩散系数远小于在Si内的 扩散系数，只要SiO2层厚度大于扩散过程中杂质原 子在其中的扩散深度，SiO2膜就起到了选择区域掺 杂的掩膜作用。 900 ~ 1100C
掩膜版1
N-型硅 涂胶
N-型硅
CD
薄氧化层区 P-阱 掩膜版2
形成有源区 (9-12)
CP
多晶硅 P-阱 掩膜版3
淀积多晶硅 (19-25)
CS
多晶硅 N-型硅
P扩散区
(26-30)
掩膜版4
P+区
P-阱
CS
多晶硅
N+区 N-型硅
N扩散区 (31-36)
掩膜版5 P+区 P-阱
CC
接触区 (37-42)
2013/10/12 4
单晶硅锭
高温熔化，单晶生长 单晶硅棒 可进行操作的 硅片 切片、抛光
抛圆
单晶硅圆棒
氧化，扩散、沉积 芯片粘接 芯片切割 封装与测试
图案
刻蚀 晶片测试
图2.2集成电路制造的一般流程
2013/10/12 5
2.2 集成电路制造基础
2.2.1 氧化过程
集成电路制造技术主要依赖硅的氧化性质。氧化就 是将硅片放入高温氧化炉内，硅表面原子与氧化剂原子发 生反应，形成一层SiO2膜。 通过氧化过程，在硅表面生成SiO2层，氧化过程分为 干氧氧化和湿氧氧化两种。 SiO2的主要作用有： (1) 对杂质扩散起掩蔽作用，实现选择掺杂的目的。 (2) 在MOS集成电路中作为绝缘栅介质。
p
SiO2
xi
n
2013/10/12
11
2.2.4 金属化工艺
金属化工艺的目 的： (1) 满足集成电路 中元件之间的连 接要求 (2) 金属和半导体 之间必须形成良 好的电学接触以 满足电路设计的 要求。

蒸发或溅射铝膜
2.2.4 金属化工艺(续)




金属层的制作方法主要有：蒸发、溅射和电镀。 蒸发 : 通过控制基质材料的温度和蒸发室的压 力，使欲淀积的材料汽化，当发生再凝结时， 就形成了蒸发膜。 溅射：用高能离子轰击溅射材料，撞出分子团， 分子团被吸附在衬底的表面形成薄膜。 电镀：用来加厚金属层。
p substrate
Oxidation(氧化工艺)

Grow SiO2 on top of Si wafer

900 – 1200 C with H2O or O2 in oxidation furnace
SiO2
p substrate
2013/10/12
28
Photoresist(光刻工艺)
第二章 集成电路工艺基础及版图
2. 1 引言 2. 2 集成电路制造基础 2. 3 MOS电路加工工艺 2. 4 设计规则与工艺参数 2. 5 电学参数
2013/10/12
1
2.1 引言


集成电路的研制由设计、制版与工艺三个环节组成。 分别由设计方与制造方完成。 Mead和Conway首先提出制造过程与芯片设计过程分 开的思想，两者的衔接依靠设计规则(Design Rules)。 设计规则是由几何限制条件和电气限制条件共同确定 的版图设计几何规定。有了设计规则，设计者在电路 设计中只要满足设计规则要求即可，不必考虑具体的 工艺步骤；同样，工艺人员也不必过问电路的功能特 性，只要按照标准工艺生成加工。
2013/10/12
13
2.2.4 金属化工艺(续)
p n
(a)掺杂与再氧化 掩膜版1
p
SiO 2
负胶
负胶
(b)光刻金属接触窗口 掩膜版2
正胶
(c)金属化及刻蚀 掩膜版3
2013/10/12
图2.7 二极管金属化电极形成步骤
14
2.3 CMOS电路加工工艺
CMOS(Complementary MOS)为互补型MOS的简称，实际上是将NMOS 和PMOS合为一体。在VLSI电路中占据主要地位。 CMOS电路的特点： 1) 微功耗—CMOS电路的单门静态功耗在毫微瓦（nW）数量级。 2) 高噪声容限—CMOS电路的噪声容限一般在40%电源电压以上。 3) 宽工作电压范围—CMOS电路的电源电压一般为1.5~18伏。 4) 高逻辑摆幅—CMOS电路输出高、低电平的幅度为VDD 和VSS ， 5) 高输入阻抗--CMOS电路的输入阻抗大于108Ω,一般可达1010Ω。 6) 高扇出能力--CMOS电路的扇出能力大于50。 7) 低输入电容--CMOS电路的输入电容一般不大于5pF。 8) 宽工作温度范围—陶瓷封装的CMOS电路工作温度范围为- 55 0C ~ 125 0C； 塑封的CMOS电路为 – 40 0C ~ 85 0C。 CMOS的缺点是增益低。
n well
Polysilicon
n+ Diffusion
p+ Diffusion
Contact
Metal
Fabrication Steps


Start with blank wafer Build inverter from the bottom up（自底向上） First step will be to form the n-well（形成N阱） Cover wafer with protective layer of SiO2 (oxide) Remove layer where n-well should be built Implant or diffuse n dopants into exposed wafer Strip off SiO2
2.3 CMOS电路加工工艺(续)
N管 P管 N管 P管
(a) P阱工艺
2013/10/12
(b) N阱工艺
图 CMOS 工艺截面图
17
2.3 CMOS电路加工工艺(续)
图 CMOS电路俯视图与截面图Βιβλιοθήκη Baidu
2013/10/12 18
2.3 CMOS电路加工工艺(续)
gate oxide
N管
P管
Al (Cu)
掩膜版6
Vdd焊盘 CM
输入
形成金属连线 (43-48)
Vss焊盘 掩膜版7 输出
钝化层 CG
钝化 (49-54)
掩膜版8
图2.8 典型P阱CMOS流程
Inverter Cross-section


GND
Typically use p-type substrate for nMOS transistors Requires n-well for body of pMOS transistors