灵敏放大器

第三章灵敏放大器
灵敏放大器与存储器单元密切相关，它决定了CMOS放大器的性能和所能工作的环境。

因为灵敏放大器在存储器设计中具有很重要的作用，所以它成为了电路中的一个大的类别。

由于本书是第一版，在本章中对于灵敏放大器进行了系统地研究，包括基本的电路到高级电流灵敏电路。

这部分学习包括电路和工作的描述、直流、交流和瞬态信号的分析、设计指导和改善性能的方法。

3.1 灵敏电路
3.2 通用灵敏放大器
3.3差动电压灵敏放大器
3.4 电流灵敏放大器
3.5 减少偏移
3.6非差动灵敏放大器
3.1 灵敏电路
3.1.1 数据检测
在集成电路中“sensing ”是指对选定的存储单元里面的数据内容的检测和判断。

在读取的操作过程中，当选定的存储单元里面的数据内容不变时（例如SRAM、ROM、PROM存取电路等），数据读取可能是非破坏性的；若选定的存储单元里面的数据内容发生变化时（如DRAM），数据读取可能是破坏性的操作。

灵敏电路是用来读取数据的。

典型的灵敏电路（图3-1）在结构上是镜像对称的，它可能由（1）灵敏放大器、（2）用来实现读取操作的电路，例如预充电电路、参考电路和负载电路。

（3）位线隔离器/选择器设备（4）一个存储记忆单元、（5）寄生元件，包括分散电容、位线电阻与位线连接的未选定的存储单元的阻抗。

由支持电路和连接到位线上的寄生元件所产生的合成阻抗对随机存储存储器和许多顺序存储的关联存储器的工作有显著的影响。

由于有效的位线电容和存取单元电阻很大，而且在读操作时存储单元输出能量很小，存储单元只能产生微弱的电流信号和电压信号。

这些信号有较大的转换时间和传输时延，并且幅值达不到驱动存储器外围的逻辑电路所要求的逻辑0和1的电平标准（图3.2）。

我们可以使用灵敏放大器来提高存储器的速度和满足驱动存储器外围电路逻辑电平的要求。

灵敏放大器必须用在使用灵敏电路的地方。

灵敏电路和灵敏放大器的最基本的工作条件能够通过可预测的灵敏电路的工作区间（的边界条件）很方便地得到。

图3.1 典型的灵敏电路
图3.2放大前的位线上的数据信号（a）和外围逻辑电路的标准数据
信号（b）
下面的部分帮助我们理解决定工作区间（的边界条件）的专有术语和分析最重要的灵敏放大器和灵敏电路的其它部分电路的设计。

3.1.2工作区间（边界条件）
一个数字电路的工作区间是指电压、电流和负载的工作范围，它们清楚地反映了整个电路的工作范围过程中的数据。

在实际的电路中，工作区间的范围取决于（1）电路的设计、（2）加工工艺和（3）工作的环境条件。

影响工作区间的特殊情况还可能包括电路的配置、单个晶体管的大小、输入与输出的负载、寄生元件和有源及无源器件的特性，而且这些参数可能会受到半导体工艺、供电电压、温度、光照的影响。

一般来说，灵敏放大器输入端的工作范围与驱动外围的数字电路所要求的电压范围在相位和幅值上是不同的（图3.3）。

灵敏电路中
的灵敏放大器必须将位线和灵敏放大器输入端的低逻辑0和1电平放大到连接到灵敏放大器上的逻辑电路正常工作所要求的电平值。

图3.3 灵敏放大器输入端和外围逻辑电路的工作范围
灵敏放大器输入端和逻辑电路的工作范围之间的关系表明：
（1） 灵敏电路所检测到的最小的逻辑0和1的信号幅值∨0S 和∨1S 与最
大的逻辑0和1的信号幅值∧0S 和∧1S 必须是由位线上选定的存储
单元所产生的。

（2） 设定的预充值电压PR V 和初始的直流工作电压PR i V v =)0(，对于对
称的逻辑“0”与“1”范围PR V 为
2)0(21∧∨-=
=S S v V i PR ， （3） 灵敏放大器所需的最小增益∨A
∧∨∧∨∨--=010
1S S L L A
这里∨1L和∧0L分别是外围电路输入端所要求的最小和最大逻辑1电平。

在灵敏放大器的设计中，其工作区间是最重要的，它与速度要求、功耗和可靠性一起决定了所设计的灵敏电路的复杂程度和物理面积。

在灵敏电路中，区别其内部工作区间主要有以下要素：
（1）供电电压
（2）阈值电压降
（3）漏电流
（4）电荷耦合
（5）失调电压
（6）其它特殊的影响
（7）预充电压变化水平
此外，工作区间还受到如下参数的影响：
（A）半导体工艺
（B）温度的变化
（C）电压偏置情况
(D) 放射性辐射
由于受到A,B,C,D参数变化影响上面的（1）至（7）项都有一个最大值。

这些变参数的最大值必须考虑到，因为它们可能导致最坏情况的逻辑0和1工作范围（图3.4）。

这里以及下面的工作范围的分析是用电压表示的，但是这种用电压描述的概念也可使用电流或电荷来说明工作范围。

图3.4 N沟道器件（a）和p沟道器件（b）中决定工作区间的主要
因素
在某温度（图3.5a）或一定的辐射强度下会出现相应的逻辑电平“0”或“1”或工作区间。

在灵敏电路设计中将预定工艺、偏压和环境条件下会出现的最坏工作区间考虑进去可以有效地避免进入非工作区间。

此外，特定的设计工艺可以大大提高工作区间的范围，例如通过自举电路提高字线驱动器的输出电压来消除阈值压降的影响，
而且还可以通过将灵敏电路中的两极板间的电压固定到有效的逻辑电平“0”和“1”范围的中心位置来匹配不同逻辑电平“0”和“1”范围。

图3.5 工作区间的范围的减少和消失
灵敏放大器必须工作在给定的工作区间的范围条件下。

接下来的部分将会讨论决定工作区间的主要因素。

3.1.3 决定工作区间的因素
计算决定灵敏电路的内部工作区间的主要参数时必须以最坏的电气参数为基础。

这里最坏的参数是指导致灵敏电路逻辑“0”或“1”下降到最大程度时的参数值。

为了确定最坏的工作区间范围，主要的电压参数用一下方法获得。

3.1.3.1 供电电压
确定工作区间范围时，初始电压应为最小的供电电压
∨
==DD DD I V V V (min)。

I V 可以由供电电压的范围获得，如对于特定存储电路，有%10±DD V ，%5±DD V 等。

3.1.3.2 阈值压降
选定的存储单元的存取晶体管MA1的最大的阈值压降∧TA V 要么减
小灵敏电路的逻辑电平“0”要么减小逻辑电平“1”（图 3.6）。

如果供电电压为正极性并且假定数字逻辑为正逻辑，那么当存取晶体管MA1为n 沟道器件时，位线上的逻辑“1”的幅值减小；当存取晶体管MA1为p 沟道器件时，位线上的逻辑“0”的幅值减小。

通过使用n 沟道存取晶体管MA1，可以得到最大的位线电压∧B V 会从DD B V V =∧减小到∧∨∧-=TA I B V V V 。

这里∨I V 是电路输出允许的最小逻辑1电平，∧TA V 是存
取晶体管MA1上最大的阈值压降。

类似地，当MA1为p 沟道器件时，可以获得的最小位线电压∧B V 从SS B V V =∧增加到∧∧∧+=TA o B V V V 。

其中∧
o V 是电路输出允许的最大逻辑0电平，并假定MA1工作在饱和区。

一般来说，存取晶体管MA1上最大的阈值压降是背栅偏压BG V 、
温度T 和放射性辐射剂量D 的函数。

BG V 、T 和D 对TA V 的影响可以用
最大阈值压降的变化),,(D T V V BG T ∧∆来表示即),,(),,(D T V V V D T V V BG T TO BG TA ∧∧∧∆+=，其中•V TO ∧是在0=BG V 和C T ︒=25时的最大阈值电压。

在大多数的近似计算中，),,,(D T V V V BG TO TA ∧可能被认为是阈值电压漂移∧TO V 、)(BG T V V ∧∆、)(T V T ∧∆和)(D V T ∧
∆各自最大值的线性叠加，因而)()()(),,,(D V T V V V V D T V V V T T BG T TO BG TO TA ∧∧∧∧∧∆+∆+∆+=。

图3.6 存取晶体管上的阈值压降
通常，),,,(D T V V V BG TO TD ∧的所有组成部分是通过测量方法和电子器件参数列表中的处理技术来获得的，然而在缺少测量结果的情况下，可以对)(BG T V V ∧∆、)(T V T ∧∆和)(D V T ∧
∆做如下近似：
)(BG T V V ∧∆可以用费尔米函数F φ和材料常数1K 和'1K 按照简单的经验公式 [31]进行估算,例如，对于长沟道晶体管有
)2(211)(BG F K V V V BG T +≈∆∧φ；对于短沟道晶体管有BG BG T V K V V '1)(≈∆∧。

CMOS 器件的)(T V T ∆通常用在传统的工作温度范围内的线性函数来近似，也就是
K K T T K T V T M F T ≈∆-≈∆∧
)()(φ，
其中M K 是依赖于物质材料的参数，T ∆是温度的增量，T K 是线性温度系数，C V m K T ︒=4.2。

严重的非线性和偏压取决于的TD V 变化量，而TD V 是吸收的总的放射性辐射剂量D[rad(Si)][33]的函数。

引起阈值电压变化)(D V T ∆的辐射值是通过实验的方法获得的。

很低的辐射量（硅辐射）能引起阈值电压很大的变化，它可能导致工作区间的消失（见6.2.2节）。

除了总剂量辐射的影响，加快辐射剂量的速率的瞬间辐射也可能大大增加)(D V T ∆的值（见6.1.3和6.1.5节）。

如果在设计中),,,(D T V V V BG TO TA 过大，我们可以通过增大n 沟道晶体管MA1上的栅极电压I V 或减小p 沟道晶体管MA1上的栅极电压O V 来消除或者大大减小),,(D T V V BG T ∆。

3.1.3.3漏电流
因为漏电流s I L -减小了位线上信号的幅值（由∧∧∧≈B L BL R I V 可知），而且降低了存储单元中数据的电平值（由∧∧∧≈D L CL R I V 知），所以它会同时减小了逻辑0和1的电平范围。

这里，∧L I 是最大的漏电流，∧B R 由存取晶体管的最大电阻和位线的最大电阻两部分组成，∧D R 是存储单元中数据存储节点与电源或地节点之间的最大电阻，这样∧BL V 和∧
CL V 是∧L I 所引起的最大电压，它们分别减小了位线和存储单元上工作区间范围。

减小的最大工作区间范围可以用∧∧∧+=CL BL L V V V 来进行估算，其中∧
L I 表示在最坏工作状态、工艺和环境的情况下出现的最大漏电流。

当第N 个存取单元存放的是逻辑1，而前面其它1-N 个存取单元为逻辑0时第N 个存储单元的位线上会出现最坏的工作状态（图3.7）；反之，即第N 个存取单元存放的是逻辑0，而前面其它1-N 个存取单
元为逻辑1时，也会出现最坏的工作状态。

当存储单元里的数据为这种“除了一个以外”形式时，由存取存储器里的数据所决定的单元电流Ic 与1-N 个未选定的漏电流总和L I 的流向相反。

图 3.7 一个存取单元的电流与位线上的其它漏电流总和的方向相反
在存储单元内部逻辑0和1电平下降的幅度主要取决于流进存储单元和最终的负载设备的漏电流大小。

中间的负载器件单元，如在SRAM 单元中，补偿了漏电流引起的电平幅值的下降，然而缺少负载设备（如在单晶体管单电容结构的DRAM 中）会导致存储电荷以漏电流的形式大量丢失，因此存储单元的存储电容必须进行周期性地再充电（2.2.1节）。

出现在存储电路的不同，类别的漏电流中，低于阈值电流的ST I ，结点漏电流j I 和最终由于辐射引起的漏电流r I 会显著地影响工作区间。

漏电流之和的最大值为
)1)((-++≈∧∧∧∧N I I I I r j ST L ，最大的电流∧ST I ，∧
j I 和∧r I 以及它们所使用的环境通常从电气参数列表中得到，这个表格在设计之前就由工艺技术确定了。

如果在设计的开始阶段不能得到测量的数据，可以用下面近似得到T S I ：
C T GS V V V X DS T S e L W I I )(-≈，
其中 )1(21
ox C t n q KT V α+=
,X DS I 是在T GS V V =时晶体管的最
大漏源电流，W 是晶体管的沟道宽度，L 是其沟道长度，
GS V 是栅源电压，T V 为器件的阈值电压，k 为波尔兹曼常量，T 为华尔摄氏温度，q 是电子的电荷量，α为调整因子，n 是掺杂浓度，OX t 为氧化层厚度。

通常j I 由Sah-Noyce-Shockley 复合电流
gr I 决定的，它是因半导体晶体中的杂质和缺陷的存在所产生的，j I 可以通过下式进行近似计算
[35]：
τ2w Aqn I I i gr j =≈,其中，n kT i V e T k n 21.123-∧=，
A 是p-n 结的面积，w 是p-n 结耗尽层的宽度，τ为少数载流子寿命，i n 是在最高工作温度∧T 时存在于导带中的电子数目，n V 是理想
的 体积。

除了T S I 和j I 之外，出现的其它漏电流也是很重要的。

最大的漏电流L I 会由于辐射产生的漏电流s I r -而增大很多（6.1部分）。

处于有辐射的环境下的存储电路中会产生大的电流s I r -（6.1和6.3节）。

放射性辐射对于漏电流的影响的分析与计算可以参考文献[36], 然而实际的存储器的设计只依赖于实验数据，这些数据是在
用于制造存储器的特定的CMOS 工艺基础上的得到的。

在一些存储器的设计中，其它类型的漏电流[37]也是重要的考虑因素。

3.1.3.4电荷耦合
电荷耦合所形成的电压()C v t s 主要出现在存储单元的接入设备的栅源电容GS C 或栅漏电容GD C 和沟道电容GC C 上，且最终出现在位线
隔离器（图 3.8）栅源电容GS C 或栅漏电容GD C 和沟道电容GC C 上，并
暂时改变存储单元以及位线和灵敏放大器的输入端上的信号电平。

电荷耦合电压C V 的最大值要么增大要么较小逻辑0和1的电平幅值，并
单向地修改逻辑0和1电平的工作范围。

电平幅值和范围的干煸不仅受电容GS C 、GD C 和GC C 的影响，而且还与字线电阻W R 和电容W C 、读使能线电阻E R 和E C 、位线电阻B R 和电容B C 以及字线和读使能控制信号
的波形有关。

图3.8 由寄生电容形成的电荷耦合
在位线上或灵敏放大器输入端上的时间函数()C v t 的信号波形可以通过对灵敏电路的计算机仿真很方便地得到。

不使用仿真程序，()C v t 的近似函数、电荷耦合所产生的最大电压偏移C V ∧
以及由此对工作区间产生的影响可以通过线性模型（图3.9）进行粗略的估算。

在这个模型中，o r 为字线驱动器或读使能驱动电路的等效输出电阻，C C 由GS C 、GD C 和GC C 组成，且C C 为晶体管栅极和存储单元的数据存储节点
之间或读使能设备的栅极和位线节点之间的耦合电容，o r 为存储单元
的数据存储节点与地线SS V 或供电电压DD V 节点之间的电阻；对于读使
能设备，o r 为位线节点与SS V 或DD V 节点之间的电阻。

这里，所有其它
电阻、电容和最终的有源元件以及所有非线性因素的影响都可以忽略。

图3.9 简单的电荷耦合模型
对这个模型电路进行线性分析，利用工作阻抗和拉普拉斯变换得位线电压或灵敏放大器的输入节点上的电压()C v t 为
1()()w c t t c C w c v t V e e τττττ--∧=--
(),w o w w c c C r R C r C ττ=+=
其中1V ∧
为用来驱动存取设备的逻辑1电平的最大值。

电荷耦合所产
生的最大的电压变化c V ∧减小了工作区间，c V ∧能够很容易通过画出()C v t 函数或由()C v t 的等式得到。

由于()C v t 的表达式已经很清楚地给出了，除了驱动信号的幅值1V 外，工作区间的总的变化量很大程度上取决于
时间常量w τ和c τ。

通常w τ和c τ就是电荷耦合所导致的工作区间的下降
程度，它在存储单元的存取晶体管中的重要性要比在读使能设备中大。

3.1.3.5不平衡性
引起工作区间范围下降的不平衡因素是那些使用不同的灵敏放大器的灵敏电路所特有的，并且这种不平衡的特性会同时减小逻辑0和1的幅值。

不平衡一词说明了构成差动灵敏电路的晶体管及其连线的参数的拓扑分布不均匀。

理想情况下，差动灵敏电路的设计在电气参数和拓扑结构上是对称的。

这里对称意思是灵敏放大器、位线、位线负载、连接到位线上的存储单元、预充电部分、寄生元件和其它终端元件是彼此镜像对称的（等等，见图3.10）。

尽管尽最大努力做到电路关于中心对称，但是半导体工艺、偏压、基底电流、温度变化和放射性辐射都会引起阈值电压T V 、增益系数β、位线电容B C 、栅源间的电容GS C 、栅漏间的电容GD C 和其它参数的微小的非均匀的变化。

这些非均匀参数的变化表现在当一对输入端加上相同的预充置电压时，灵敏放大器两个输出端上电压和电流具有不同的偏移量[3.5.1节]。

灵敏放大器的偏移可
能避开逻辑0或1电平。

因此，非平衡性可能同时减小差动灵敏电路的逻辑0和1的电平范围。

图3.10 差动灵敏电路
由非平衡引起的工作区间的范围的减小的最大值的近似计算需要借助于计算机，因为参数变化的影响是时变的、非线性的、相互作用的。

然而，对少部分参数T V 、β、B C 和GS C 变化所产生的影响的定性分析可以用基尔霍夫微分方程来说明，方程是以矩阵的形式来描述差动灵敏电路的[39]，此时MPL 和MPR 仅用于充电且有T DD PR V V V ->（3.3.2节）；
[]dT dVs C C V V V V V V C V V dt d GSR GSL TR S L R TL S R L R L ⎥⎦
⎤⎢⎣⎡+⎥⎥⎦⎤⎢⎢⎣⎡-----=⎥⎦⎤⎢⎣⎡22)()(211ββ， []⎥⎦
⎤⎢⎣⎡++--++=GD RL GSR GD GD GD BR GSL C C C C C C C C C 其中下标L 和R 指明电路的左、右对称的元素，L V 和R V 分别是e 类灵
敏放大器的输入和输出电压，
S V 为晶体管ML 和MR 公共上的源极电压。

从上面矩阵中可以看出，输出信号的微分)()(R L R L V V d V V d --可以近似为下面三项的和
S B GS T R L V dt
d K C C C K V V V dt d 21)()(+++∆≈-∆β， ))((GD BL GSR GD BR GSL C C C C C C C ++++=∆，)(2
1BR BL B C C C +=， 其中1K 和2K 是受ML 和MR 的器件参数影响的调整因子。

在
)()(R L R L V V d V V d --的等式中，第一项是晶体管ML 和MR 的阈值电压的差值，第二项包含了电容和增益系统变动的影响，第三项依赖于读出信号的瞬时速度。

参数分布越不均匀和更快的瞬时信号会导致平衡度更差，进而在给定工作温度T 下的工作区间的范围下降得更大。

由非平衡性引起的电压IB V 下降程度可以用下式计算
t V V d d V R L t IB ∆-=)(，
这里t ∆是灵敏放大器的建立时间。

在实际中，失衡电压IB V 可以认为是灵敏放大器预期的直流偏置电
压off V ，所以有off IB V V =。

偏置电压和电流都会随着温度的变化而发生
微小的变化，放射性辐射则会偏置电压和电流有很大的变化。

3.1.3.6 其它特定的影响
一些特定的电路的影响也可能导致工作区间范围的大幅度下降。

对于特定电路工作区间范围下降的估算，你必须彻底地理解受影响电路的工作情况及这种影响的的特点。

在各种引起工作区间减小的影响中，下面一些例子在灵敏电路设计中可能要考虑到的。

灵敏电路中由于存储器外部电源的耦合产生的大幅度快速变化
的电磁噪声可能会大大限制工作区间范围（5.2.1和5.2.4节）。

而且，在高密度的存储器电路中内部的阵列串扰噪声（5.2.2节）也可能在很大程度上减小工作区间。

灵敏电路中内部或外部的噪声信号都会造成逻辑0和1的电平幅值的减小。

灵敏电路的工作区间可能不仅仅是减少，而且还会消失。

这是由于电离的粒子的碰撞和对于晶体管和参数电路的各种放射性的辐射的影响所造成的（6.1节）。

动态的灵敏电路会同时受到不完整的位线存储电压BR V 和位线的
压降BD V 的影响[39]。

BR V 和BD V 都会阻碍位线上数据信号的传输，而
且可能增加对称的差动灵敏电路的非平衡性。

因此，在读出操作时逻辑电平0和1的工作范围会由于BR V 和BD V 的影响而下降。

3.1.3.7 预充电平的变化
由于半导体工艺和环境变化的影响，预充电平s V PR -∆会发生变化，这种变化可能使逻辑电平0或1或二者的工作范围同时减小。

当预充电平不大不小时，会同时减小逻辑电平0和1的幅值范围；当预充电平较高或较低时，要么减小逻辑电平0的幅值范围，要么减小逻辑电平0的幅值范围。

预充电用于位线和输入端上，在许多设计中，差动灵敏放大器的输出端也会用到预充电。

在许多灵敏电路的设计中，预充电压被用作区别逻辑0和1信息的参考电平，它也可以定义灵敏放大器的初始静态工作点。

我们可以利用工作区间的图表来确定合适的参考电平，然后由供
电电压DD V 通过一个预充电电路得到这个电压。

一个预充电电路由mos
晶体管和无源电容性和阻抗性元件组成。

供电电压、晶体管和无源器件的参数会由于工艺、温度、放射性辐射的影响而变化，而且这些变化会使实际的电压与要求的预充电的电压有一定偏差。

虽然预充电电压的变化是由许多电路参数的变化所造成的，但是预充电平∧
∆PR V 最大
的变化部分主要受分压电阻的变化的百分比或参考电压的阈值电压的影响（4.2.2节）（图3.11）。

图3.11 简化的电阻参考电路（a ）和阈值电压的参考电路 在分压电路中预充电电压PR V 的变化量PR V ∆为
K V Z Z Z Z V DD PR 2
121+∆+∆=∆， 而在阈值电压参考电路中PR V ∆可以近似为
K V V T PR ∆=∆
这里1Z ∆，2Z ∆和T V ∆分别表示在阻抗1Z ，2Z 和阈值电压T V 上总的参数
变化量，K 是衰减系数。

在没有衰减的电路中1=K ,在电压稳定的电路中1<<K 。

在预充电产生电路中PR V 会跟随供电电压DD V 和其他器件参数T V ，β，GS C 等的变化而变化。

灵敏电路中出现的这种参数跟踪效应会增
大逻辑0和1的电平区间范围（6.2.2节）。

3.2通用的灵敏放大器
3.2.1 基本要素
灵敏放大器是一种有源电路，它可以减小从存取存储器单元到存储器单元阵列外围的逻辑电路的信号传输时间，并将出现在位线上的任意的逻辑电平转换为外围布尔电路的数字逻辑电平（图 3.2）。

灵敏放大器电路必须工作在根据工作区间所设定的工作条件下。

工作区间限制了（1）最小和最大的输入信号幅度∨i V 和∧i V ，（2）
初始的静态工作电压PR i V V =)0(和（3）灵敏放大器的最小增益∨A 。

然而增益A 是初始电压或预充值电压PR V 和输入信号的摆幅∨∧-=∆i i i V V V 的函数（图3.12）.因此，∨i V ，∧i V ，PR V 和∨
A 共同决定了设计灵敏放大器的基本条件。

在大多数的灵敏电路中增益A 影响数据读出的延时PS t ，但是较高的A 不一定减小PS t 。

通常，PS t 的选取必须在减小功耗和物理面积以及提高承受坏境影响的能力方面进行折中。

对灵敏放大器的物理面积的限制是存储器设计的特别要求的。

在存储器中，当每条位线要求独立传输数据时（如DRAM ），灵敏放大器的面积应该适合位线间距；或者当许多位线连接到一个灵敏放大器时
（如SRAM 和ROM ），灵敏放大器的面积应该适合译码器的间距。

位线间距由存储器单元的大小决定，译码器的间距受布局设计中并行运行的译码线的数量的限制。

图3.12 灵敏放大器的增益为预充电电压和输入信号的摆幅的函数 灵敏放大器的不必一定要设计工作在线性放大区； 事实上，灵敏放大器可工作在电流),(GS DS DS V V I 和电压)(i o V V 特性的线性（在小的区间范围上）和非线性放大区（大的区间范围上）（图3.13）。

这里，DS I 为漏源电流，DS V 、GS V 、o V 和i V 分别为漏源电压、栅源电压、读出放弃
的输出和输入电压。

线性工作区位于假定的静态工作点Q 的附近，在这一区域MOS 器件工作在饱和区，此时MOS 器件的饱和特性近似于直线。

处于转移特性的线性区之外的信号会导致失真的非线性放大。

MOS
灵敏放大器的这种线性和非线性的双重特性指示了设计中直流、交流和瞬态的分析的应用以及灵敏放大器的混合特性。

表征灵敏放大器的特性的参数包括放大倍数A ，灵敏度S ，输出偏置电压off V 和输出偏置电流off I ，共模抑制比CMRR ，上升时间r t ，下降时间f t 以及传输延时PS t 。

图3.13 电流),(GS DS DS V V I 和电压)(i o V V 特性的线性放大区
在灵敏电路中，S 表示可以检测到的信号的最小幅值，A 是输出与输入信号的幅值之比，特别地在差动灵敏放大器中off V 和off I 是在输入端加上共模信号对后两输出端上信号幅值之差，CMRR 是预充电电压或初始电平附近时差模电压放大倍数与共模电压放大倍数之比，r t 和f t 是瞬态值由10%到90%所需的时间，PS t 是从字选信号的
上升沿瞬态值的50%到灵敏放大器输出信号的瞬态值的50%所测得的时间。

3.2.2 设计灵敏放大器
灵敏放大器的实际目标结合下面几点
最小输出延时，
需要的放大倍数
最小的功耗
有限的物理面积
高可靠性
特定的环境承受能力
这些是很难满足的，这是因为在单独的设计目标上电路的复杂性和晶体管的尺寸大小是相互矛盾大的。

为了使这些设计目标的组合最优化，电路设计者可能只注意电路的结构与组成电路的晶体管、电容、电阻和连线的大小和形状。

其他的晶体管和无源器件参数及他们的变化取决于工艺、供电电压、温度和放射性辐射的影响。

因为设计参数要满足一些相互矛盾的要求，且设计者需要处理的方程的个数少于未知数的个数，因而灵敏电路的设计是一个高度反复的过程。

为了减少重复次数灵敏放大器的设计可划分为四个阶段：（1）初步设计,（2）电路分析,（3）可靠性和环境承受能力的分析,和（4）最终设计（表3.1）。

初步设计阶段可以采用或设计一种最有可能满足实际目标的基本的灵敏放大器。

对备选的灵敏放大器的实验性设计的研究可以得到工作区间，预充电电平，速度，增益和布局设计数据的近似值。

然而这些近似值对于选取一个能在工艺和环境影响的限制条件下合适地。