南京邮电大学微电子导论期末复习

•图形转换：
–光刻：接触光刻、接近光刻、投影光刻 –刻蚀：干法刻蚀、湿法刻蚀
•掺杂：
–扩散：固态源、液态源、气态源 –离子注入
•制膜：
–氧化：干氧氧化、湿氧氧化等 –CVD：APCVD、LPCVD、PECVD –PVD：蒸发、溅射
•N+埋层双极工艺流程 •N阱CMOS工艺流程
4-1
• 4-1简述光刻的基本过程。 解：
5-1
• 5-1写出异或逻辑和同或逻辑的真值表。 • （略）
5-2
• 5-2试用一个与非门和一个倒相器构成一个CMOS与门 电路，画出电路图。（提示 ： ）
F AB AB
A
VDD P1
P2
P3 F
A 0
0 1 1
B 0
1 0 1
F 0
0 0 1
B
N2
N1
N3
5-3
• 5-3列出下图CMOS逻 辑电路的真值表，其 中输出为X，输入为A、 B、C。
3-6
• 3-6试分析P MOSFET的工作机理。
源极 VT < VGS<0 VDS=Vsat<0 栅极 VDS 漏极 IDS P+ N
Isat Vsat=VGS-VT
P+
ID (3)VGS<VT<0, VDS=Vsat<0:漏结边缘反型层宽度减小到零，ID达 到最大值。
上一专题习题答案
• 3-6试分析P MOSFET的工作机理。
2-1,2-2
2-1用于推导能带论的基本假设有哪些？什 么是能带论？用能带论的观点来区分金属、 半导体和绝缘体。 2-2载流子的主要输运模式是什么？影响载 流子输运的因素有哪些？
微电子器件基础
2-3
• 2-3在室温下的单晶硅进行硼掺杂，硼的浓度为 3×1015cm－3。试求半导体中多子和少子的浓度。若 再掺入浓度为4.5×1015cm－3的磷，试确定此时硅的导 电类型，并求出此时的多子和少子浓度。 解：第一次掺杂：半导体为P型 多子为空穴： p N A 31015 cm3 少子为电子： n n / N 7.5 10 cm 第二次掺杂：半导体由P型变为N型。 n ND N A 1.5 1015 cm3 多子为电子： n n /( N N ) 1.5 10 cm 少子为空穴：
V1（V） 10 0 t（ms） -10 Vout（V） 10 0 50 t（ms）
(15)溅射硅铝
(16)光刻硅铝(M4)
1.场氧制作：(1)~(7) 3.源漏制作：(11)~(12)
2.栅制作：(8)~(10) 4.接触孔和引线制作：(13)~(16)
第五章重点与难点小结
• 集成电路的性能指标、影响集成电路性能 的因素、提高性能/价格比的途径、集成电 路按器件结构分类、按电路功能分类、按 集成规模分类。 • 基本逻辑运算、NMOS与PMOS的通断与栅 电压的关系、CMOS基本逻辑单元的结构和 工作原理。CMOS集成电路的特点、双极集 成电路的特点、BiCMOS电路的特点。
– （1）涂胶：将光刻胶涂在硅片上。 – （2）曝光：将掩模版覆盖在硅片上方，在特定波长 的光线下曝光一段时间。 – （3）显影：将硅片浸没在显影液中进行显影。 – （4）腐蚀：采用干法刻蚀或湿法腐蚀，利用刻蚀或 腐蚀的选择性，在窗口中暴露出来的基片上形成图形。 – （5）去胶：去除残留的光刻胶。
4-2,4-3
Ib I e I b I c I b I b 1 5mA Ib 1 1
3-5
• 3-5试证明在NMOS工作在深线性区时 （VDS<<VGS-VT），ID和VDS近似满足如下关系：
I D (VGS VT )VDs
证明：
I D (VGS VT 0.5VDS )VDs
VDS
截止区
ID
NMOS I-V特性曲线
PMOS I-V特性曲线
思考题
•思考题：设I D K (VGS VT 0.5VDS )VDs
则你认为K会受到下面哪些因素的影响？怎样 影响？（沟道长度、沟道宽度、沟道浓度） 沟道长度：越长，K越小； 沟道宽度：越宽，K越大； 沟道浓度：影响不大。
第四章重点与难点小结
2 i 4 3 A 2 i 5 3 D A
电子科学与工程学院 郭宇锋
第三章重点与难点小结
• PN结形成的微观过程、空间电荷区、PN结 的能带、PN结的正向偏置与反向偏置、雪 崩击穿的物理过程、PN结的IV特性和应用 • 双极晶体管的结构、共发射极接法、电流 增益和电流传输率、晶体管特性曲线及其 分区。双极晶体管的应用和特点。 • MOS场效应晶体管的基本结构和分类、阈 值电压的概念和影响因素、N MOSFET工作 机理、I-V特性曲线及其分区、 MOSFET的应 用和特点。
N(×1016cm－3)
D A
ND0=3 y
在结的边界上净杂质含量为零。故 NA(y1)＝ND0,代入数值，解得y1=0.0003cm=3um NA(xjN)＝ND（xjN)＋ND0，代入数值，解得y2=0.0001cm=1um 因为在推结过程中横向扩展是纵向结深的0.8倍。故 △x＝0.8（y1-y2）=1.6um
4-6
• 4-6设计制备NMOSFET的工艺，并画出流程图。
(1)预氧 (2)淀积Si3N4 (3)光刻Si3N4（M1） (4)刻蚀SiO2
(5)高压氧化
(6)刻蚀Si3N4
(7)刻蚀SiO2
(8)生长栅氧
(9)淀积多晶硅
(10)光刻多晶（M2）
(11)注入P
(12)推结
(13)淀积SiO2
(14)光刻接触孔(M3)
3-1
• 3-1一个硅PN结的掺杂浓度为NA＝3×1015cm-3,ND=5×1015cm-3， （1）若平衡时P型硅一侧的耗尽区宽度为0.9μm，求此时总的 耗尽区宽度。（2）若给此PN结施加偏压后，总耗尽区宽度变 为1.6 μ m，求P侧和N侧的耗尽区宽度，并判断此时PN结处于 正偏还是反偏。 N x x n n / N 0.54 m N D xN N A x 解：（1）由 得： P N N ND 故： xM xP xN 1.44m ' ' xN 1.6m 5 10 x 310 x （2）由题意： xP XP x 0.6 m x 1.0 m 两式联立，解得： XN X 因耗尽区变宽，故PN结处于反偏状态。
源极 P+ N
Isat
VGS<VT<0 VDS<Vsat<0 栅极 VDS 漏极 IDS P+
Vsat=VGS-VT
(4)VGS<VT<0, VDS<Vsat<0 :沟道被夹断，随着VDS的减小有效沟道长度减小，ID饱和。
ID
P－MOSFET 与N－MOSFET
ID 线 性 区 0>VGS>VT VGS5 VGS1 VGS4 饱和区 VGS3 VGS2 截止区 VGS1 VGS<VT VDS VGS3 饱和区 VGS4 VGS5 线 性 区 VGS2
2 (VGS VT )VDs 0.5VDS (VGS VT )VDs
3-6
• 3-6试分析P MOSFET的工作机理。
源极 VT < VGS<0 VDS<0 栅极 漏极 IDS P+ N VDS
P+
(1)VT<VGS<0,VDS<0:漏结耗尽区扩展，使得栅极下方耗尽区宽 度从源到漏逐渐增加，晶体管截止，IDS＝0。
《微电子学导论》复习
郭宇锋
第一章 重点与难点小结
• 微电子学的概念和特点、集成电路的概念和作用、半导 体、微电子和集成电路的关系。 • 微电子技术的战略地位、发展动力和对传统产业的渗透 与带动作用。 • 微电子技术的历史：摩尔定律、第一台通用电子计算机、 第一个晶体管、第一块集成电路、第一台微处理器、我 国第一款商品化通用高性能CPU。 • 微电子技术的现状与挑战：微电子产业链及其特点、微 电子产业面临的挑战。 • 我国的微电子产业：历史、产业化基地、产业分布、紧 缺人才。
4-5
• 4-5总结N＋埋层双极工艺和N阱CMOS工艺的工艺流程，并总结各自掩 模版的作用。 解： N阱CMOS工艺的工艺流程： (1) N阱制作：氧化→光刻N阱区→刻蚀SiO2 →氧化→磷注入→推阱→去 氧化层 (2)场区制作：氧化→淀积Si3N4 →光刻场区→刻蚀Si3N4 →刻蚀SiO2 →高 压氧化→刻蚀Si3N4 →刻蚀SiO2 (3)栅氧化层制作：氧化→淀积多晶硅→光刻栅区→刻蚀多晶硅 (4)源漏制作: N＋区光刻→磷离子注入→ P+区光刻→硼离子注入→推结 (5)接触孔和引线制作:淀积二氧化硅→光刻接触孔→溅射铝→光刻引线 掩模版共7张，其作用分别是： (1) M1：光刻N阱区 (2)M2：光刻场区 (3)M3：光刻栅区 (4) M4：光刻N＋区 (5)M5：光刻P+区 (6)M6：光刻接触孔 (7) M7: 光刻引线
A P D N 2 i A
15
' N
15
' P
' N
' P
NA
3-2
• 3-2一个硅PN结二极管，室温（300K）下饱 和电流为1.48×10-13A，正向电流已知为 0.442A，求此时的正向电压。 qV 解：由 得： kT
I I s (e 1)
kT V ln I / I s 1 0.74V q
第二章重点与难点小结
• 半导体材料的分类、硅的晶体结构 • 能带理论的三个假设、能带、满带、空带、价带、 导带、禁带、带隙（禁带宽度）等的概念 • 电子的跃迁、固体的导电模型、本征半导体与杂 质半导体、施主、受主、杂质能级 • 电子和空穴、本征载流子浓度及其影响因素、 • 多子和少子、电中性条件 • 半导体中的载流子浓度计算、载流子的输运机制： 扩散运动和漂移运动、影响扩散电流的因素、影 响漂移电流的因素。迁移率的概念和影响因素 • 载流子的复合
3-3
• 3-3定义通过基区流入集电结的电流和发射极注入 电流之比为电流传输率α，证明：

1Fra Baidu bibliotek
证明：
Ic / Ie
Ic Ic Ic / Ie Ib I e I c 1 I c / I e 1
3-4
3-4共发射极接法晶体管中，基极电流Ib＝20μA，电流传输率 α＝0.996，试求此时的发射极电流Ie。 解：
A
A 0 0 0 0
B 0 0 1 1 0 0 1
C 0 1 0 1 0 1 0
X 1 0 1 0 1 0 0
VDD
C
B
X
1 1 1
1
1
1
0
5-4,5-5
• 5-4比较双极、CMOS和BiCMOS集成电路的 特点。 • 5-5反相积分放大器的输入电阻R为10KΩ， 若输入和输出电压波形如图所示，求电容C 的值。
y2
y1
4-5
• 4-5总结N＋埋层双极工艺和N阱CMOS工艺的工艺流程， 并总结各自掩模版的作用。 解： N＋埋层双极工艺的工艺流程：
(1) N＋埋层制作：氧化→光刻埋层→磷注入→去氧化层 (2)外延层生长 (3)隔离扩散：氧化→光刻隔离区→硼注入→推阱→去氧化层 (4) P型基区制作:氧化→光刻基区→硼注入→推阱→去除氧化层 (5) N＋发射区制作:氧化→光刻发射区→磷注入→推结→去除氧化层 (6)接触孔和引线制作:氧化→光刻接触孔→溅射铝→光刻引线 掩模版共6张，其作用分别是： (1) M1：光刻埋层 (2)M2：光刻隔离区 (3)M3：光刻基区 (4) M4：光刻发射区 (5) M5：光刻接触孔氧化 (6)M6：光刻引线
• 4-2简述二氧化硅的特点和在集成电路中的作用。 • 4-3简述各种CVD工艺的特点和优缺点。 • （略）
4-4
• 4-4在杂质浓度ND0＝3×1016cm－3的硅中按 照如下工艺进行掺杂，若再扩散后硼掺杂 和磷掺杂的y方向浓度分布分别为 △x 4 －3和N (y)=(3NA(y)=(18-5 ×10 y)×1016cm x N =30-20y D 4y)×1017cm－3 ，试求横向扩散差△x y2 2 × 10 y1 N =18-5y y 为多少微米？
ID
3-6
• 3-6试分析P MOSFET的工作机理。
源极 VT < VGS<0 Vsat < VDS<0 栅极 VDS 漏极 IDS P+ N
P+
ID (2)VGS<VT<0, Vsat<VDS<0:栅极下方耗尽区宽度从源到漏逐渐增加， 而反型层宽度从源到漏逐渐减小，ID随VDS减小而线性增加。