半导体制程概论20031208

IC 製作流程
前段流程
IC 設計 晶圓代工 光罩製作 Wafer Process 封裝 CP測試 切割 FT測試
後段流程
測試
IC 設計 & 佈局
清洗
封裝 晶圓
Wafer Process Flow
IC FAB
Metallization
Materials
CMP
Dielectric deposition
半導體製程概論
By 彭文炙 & 黃鴻鈞 SCH MKT Dept.
Y2003/12/08
內


容



IC 製作流程 薄膜沉積(Thin Film Deposition) 物理氣相沉積(PVD) 化學氣相沉積(CVD) 微影(Photolithography) 蝕刻(Etching) 濕蝕刻(Wet Etching) 乾蝕刻(Dry Etching) 氧化與熱處理(Oxidation & Thermal Process) 摻雜(Doping) 擴散(Diffusion) 離子植入(Ion Implant) 化學機械研磨(CMP) CMOS 製作流程
物理氣相沉積(PVD)
定義: PVD指藉由物理方式將薄膜覆蓋在所需 的晶片上，包含有蒸鍍法(Evaporation)及濺 鍍法(Sputtering)。 PVD主要應用在金屬層 之薄膜沉積。
蒸鍍法
靶材(Target)
藉由動能的轉換，將靶材表面的原子 移出。 金屬層 晶片
濺鍍法
Back
PVD機台主要之供應商：
顯 影 (Development)
顯影的目的是要將晶片表面部分經過曝光的 光阻層，藉著中和反應加以清除。控制顯影 的主要操作條件有：顯影時間、顯影劑的濃 度及溫度等。
M2I MB2
7 8 9
化學氣相沉積 (CVD)
定義:
化學氣相沉積，故名思義，乃是利用化學反 應的方式，在反應器內，將反應物(通常為氣體) 生成固態的生成物，並沉積在晶片表面的一種薄 膜沉積技術。 雖然CVD的種類相常繁雜，但我們通常以 APCVD，LPCVD及PECVD等三種CVD設計， 來作為主要的劃分依據。
OEM AMAT Anelva Ulvac Varian
Model Endura
02’ Rank 1 2 3 4 5 6
Supplier AMAT Ulvac Novellus Anelva Unaxis Veeco TEL Trikon Technologies Tegal
Share 68.6% 9.6% 6.8% 4.3% 3.6% 2.9% 2.6% 1.1% 0.5%
物理氣相沉積(PVD：Physical Vapor Deposition) 化學氣相沉積(CVD：Chemical Vapor Deposition)
薄膜的主要功能：



緩衝層(Buffer Layer) 隔離層(Isolation Layer) 絕緣層(Insulator Layer) 罩幕層(Masking Layer)：Ex: SiO2可作為後續 離子植入之罩幕，或是不需要氧化的罩幕。 介電材料(Dielectric)：為了不讓第一層金屬線 與第二層金屬線直接接觸而發生短路，金屬層 之間必須以絕緣體加以隔離。
CVD的應用：
CVD Type Chemical and Precursor Note SiH4,TEOS,O2,O3,N2O,SiH2Cl2 AP,LP,PE TEOS(tetraethoxy Silane Si(OC2H5)4) SiH2Cl2,NH3,SiH4 LP,PE TMPI(trimethyl phosphite P(OCH3)3) TEOS,TMPI or TMPO,O2,O3 AP,PE TMB(trimethyl borate B(OCH3)3) TEOS,TMPI or TMPO,TMB or TEB,O2,O3 AP,LP,PE TMPO(trimethyl phosphate PO(OCH3)3) TEOS,NF3,CF4,C2F6,FTES,O2 FTES(fluoro triethoxysilane) FxSiOy(氟化二氧化矽 ) TEB(triethyl borate B(OC2H5)3) Parylene(聚對二甲苯基) SiH4,SiCl4,H2 LP Poly Si(多晶矽)
正光阻(Positive PR) vs 負光阻(Negative PR)
ห้องสมุดไป่ตู้
Positive PR 曝光後變成可溶解 的。 顯影後，經曝光的 部分被溶解。 有較佳的解析度。
Negative PR 曝光後變成不可溶 解的。 顯影後，未經曝光 的部分被溶解。 成本較低。
光阻塗蓋
Edge Bead Removal:
AMAT
WJ
Novellus ASM TEL
Eagle10 MB2
Contents
微 影 (Photolithography)
微影可以說是整個半導體製程中最舉足輕重的步驟之一。 凡是與MOS元件的結構相關的，如薄膜的圖案(Pattern)及摻 質(Doping)的區域，都是由微影這個步驟來決定的。
Hard bake Etch Ion Implant
光阻 (Photoresist) 光阻主要是由樹脂(Resin)、感光劑(Sensitizer) 及溶劑(Solvent)等三種不同成分所混合而成的，其 中樹脂的功能是做為黏合劑(Blinder)，感光劑是一 種光活性(Photoactivity)極強的化合物，其與樹脂 在光阻內的含量通常相當，兩者一起溶在溶劑裡， 使混合好的光阻能以液態的形式存在，以便利使用。 光阻的優劣除了與光阻的感光能力相關之外， 好的光阻應該還具備良好的附著性(Adhesion)，抗 蝕刻性(Etch Resistance)，及解析度(Resolution)。
Concept2-Speed/HDP
02’ Rank
Supplier
Share
1
2 3 4 5 6 7 8
AMAT
Novellus TEL ASM International ASML Genus Inc Mattson Oxford
58.7%
26.5% 5.0% 3.6% 1.8% 1.6% 0.5% 0.4%
APCVD, LPCVD, 及 PECVD

APCVD (Atmospheric Pressure CVD) APCVD 意指在接近常壓下進行CVD反應的一種沉積方 式。其使用大都集中在對微粒的忍受能力較大的製程上， 如內層介電層(ILD)和保護層(Passivation)等。
LPCVD (Low Pressure CVD) LPCVD是將反應氣體在反應器內進行沉積反應時的操作 壓力調降到大約1 Torr以下的一種CVD反應裝置。 PECVD (Plasma-Enhanced CVD) PECVD 不但使用熱能，而且還有電漿產生器，利用電 漿來幫助化學沉積反應的進行，並降低使反應發生所需 的製程溫度。
薄膜功能示意圖：
保護層 Passivation
黏合層Glue
W
W W
介電層Dielectric, ILD, Inter Layer Dielectric 金屬層Metal,鎢插塞 金屬層Metal
絕緣層Insulator 隔離層Isolation 緩衝層Buffer
W W W
W W
阻障層Barrier 罩幕層Masking
薄膜的主要功能：




阻障層(Barrier Layer)：Ex: 沉積一層TiN，以避免 鋁與矽在高溫的環境中發生尖峰的現象。 保護層(Passivation Layer)：Ex: VLSI製程的最後， 我們會在積體電路的表面上，沉積一層保護層，來 保護這些位於護層下方的積體電路，比較常見的護 層材料有Si3N4與PSG。 黏合層(Glue Layer)：Ex: 在沉積W之前，先製作 一層TiN於W的底下，可做為提升W與其他材質間 的附著能力。 金屬層(Metal Layer)：作為導電用。
CP
wafer Thermal Masks Process Implant PR strip Etch PR strip PKG
Design
Photo
FT
Contents
薄膜沉積(Thin Film Deposition)
定義:
薄膜沉積指將薄膜覆蓋在晶片上所需要的 技術。其中，沉積是專指薄膜形成的過程中並 不消耗晶片或底材的材質。 主要方法:


APCVD
PECVD
Shower Head
Polysilicon, SiO2, Si3N4…
W, WSix…
LPCVD (單片式)
LPCVD (整批式)
APCVD-LPCVD-PECVD的比較：
階梯覆蓋 (Step Coverage)：
CVD thin film
c h b
a
d
Substrate Conformity (似形性) = b / c w
微 影 流 程：
Wafer
Clean
Prebaking & Priming
PR coating
Soft bake
Alignment & Exposure
Photo cell
Track system
Development
PEB
Rejected
Strip PR
Inspection
Approved
Photo Bay
預防光阻塗蓋到晶片 的邊緣及背面。
軟烤 (Soft Bake) 軟烤(Soft Bake)是用來將晶片上的光阻層溶 劑從光阻裏去除的步驟，使光阻由原來的液態， 經軟烤之後，而成為固態的薄膜，並使得光阻層 對晶片表面的附著能力加強。
PR Wafer Hot Plate
對準 & 曝 光
步進機(Stepper)
Aspect ratio (開口率) = h / w
Bottom step coverage = d / a Sidewall step coverage = b / a
Overhang = ( c – b ) / b
CVD機台主要之供應商：
OEM Model P5000 Centura/DXZ Centura/CXZ Centura/WXZ Ultima/HDP Producer 999 1000 1500 2000 Concept1 Concept2-Altus Concept2-Sequel
Low Dielectric Constant
Thin Film SiO2(二氧化矽) Si3N4(氮化矽) PSG(磷矽玻璃) BPSG(硼磷矽玻璃)
High Dielectric Constant
BaTiO3 SrTiO3 (BaSr)TiO3 W Cu Al TiN/Ti WSix
MOCVD(有機金屬CVD)
步進機 (Stepper)


隨著製程關鍵尺寸不斷往下推進，步進機 成為目前先進製程中最受歡迎的曝光機系 統。 藉由5倍率或10倍率 (5:1 or 10:1)光罩的使 其能提供較佳的解析度。 曝光步進機是所有VLSI晶圓廠內，單一設 備價格最昂貴的機器。
步進機 (Stepper) 使用Stepper進行光圖案轉移的主要優點有二： 一、因為光罩上面的圖案較大，所以其轉移的縮 小圖案的解析度，將比傳統的1:1曝光方式還 來得好。 二、假如光罩表面因長久的使用而沾上微粒進行 曝光時，這些微粒的影響將經過縮小後才曝光 在光阻上，故所轉移的雜質圖案將比原本的微 粒還更小，使圖案轉移的正確性更理想，對微 粒的容忍度也更高。
Conductor
WF6,H2,SiH4 CuL2,H2 Al(C4H9)3,C4H8 TDMAT,NH3,TDEAT,TiCl4,H2 WF6,SiH4,SiH2Cl2
LP LP,PE LP,PE TDMAT(tetrakis dimethyl amino titanium) LP TDEAT(tetrakis diethyl amino titanium)
基本步驟: 前烤(Prebaking 100~200 oC)及塗底(primming) 光阻塗蓋(PR coating) 軟烤(Soft bake 90~120 oC 1 min) 對準(Alignment)及曝光(Exposure) 曝光後烘烤(Post-Exposure Bake (PEB) 110~130 oC 1~2 min) 顯影(Development) 硬烤(Hard bake 100~130 oC 1~2 min)