第六章存储器与处理器的连接

D7～D4 16K×4bit
A15
Y 3 CS3
Y 译
码
CS2
器 2 C S1
A14
Y1
CS0
Y0
A13～A0
WE
16K×4bit 16K×4bit 16K×4bit
D3～D0 16K×4bit 16K×4bit 16K×4bit 16K×4bit
扩展方法的总结
位扩展：各芯片的地址线、片选信号连接相同，各芯片的数据线接不同的系统数据线 字扩展：各芯片的地址线、数据线连接相同，片 选信号不同（由高位地址线经过译码得到，使得同一时刻只选
第六章存储器与处理器的连接
1
2020/11/26
CPU与存储器的连接要通过三大总线实现。
将一个存储器芯片与CPU相接时，除了片选信号需要高位地址译码之外，其余的如存储器芯片的数 据信号、读写控制信号及地址信号都直接接到系统总线上。
但是一个存储器系统往往需要由多个芯片组合得到系统所需的存储空间。这就需要用到下面的方法： 位扩展法、字扩展法、组合扩展法。
A0 ~ A15 R/W CS D0
D7
…
用64K×1bit的芯片扩展实现64K ×8bit存储器
⑧
64K*1⑦
64K*1⑥ 64K*1⑤
I/O
I/O
64K*1④
64K*1③
I/O
I/O
64K*1②
I/O
64K*1①
I/O
64K*1
I/O
I/O
一、存储器芯片的扩展 1. 位扩展法 RD WR 译码器 A12~A0
存储系统设计的 步骤
1、确定芯片个数=目的系统容量/提供芯片规格 2、确定扩展方法（字、位、字位） 3、芯片地址线、数据线、读写控制线的连接 4、芯片片选的连接
一、存储器芯片的扩展
CPU与存储器的连接
1. 位扩展法
当存储器芯片的数据位数不能满足存储系统需要时，可将多个存储器芯片的地址线并连起来（即接 相同的输入），用它们的数据线扩展各个存储单元的数据位。这种扩展方法称为位扩展法。
世界触手可及
26
CPU与存储器连接时，将CPU的低位地址线连到存储器所有芯片的地址线上，实现片内寻址；将高位地址线经 过译码输出给存储器芯片的片选引脚，实现片间寻址。
存储器的地址译码方式有线性选择、全译码、部分译码
二、存储器的地址选择 1. 线性地址译码方式
如果在一个微机系统中，所要求的存储器容量较小，而且以后也不会扩充系统的存储容量，可直接 将芯片使用的地址线以外的一位或两位高位地址线作为片选信号，这种方法称为线性地址译码方式 。
二、存储器的地址选择
CPU与存储器的连接
2. 全地址译码方式
所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即CPU 的低位地址信号接存储芯片 的地址输入线，余下的所有高位地址信号用来作为译码器的输入，从而使得存储器芯片上的每一个单元在整 个内存空间中具有唯一的一个地址。
例：一个微机系统20根地址线，RAM容量为32K字节，采用8K8位的RAM芯片，安排在内存空间的最低位置， 则A12~A0作为片内寻址，A19~A13译码后作为芯片寻址
二、存储器芯片的扩展
例：
高位 地址
地址 译码器
2. 字扩展法
RD WR A12~A0
D7~D0
A12 ~A0
OE WE 6264
CS1
8k 8
CS2
I/O0 ~I/O7 D7~D0
CPU与存储器的连接
A12 ~A0
OE WE 6264
8k 8
CS1 CS2
I/O0 ~I/O7 D7~D0
一、存储器芯片的扩展 2. 字扩展法 练习： 用16K×8的SRAM扩展成64K×8的存储器系统
A-A13，B-A14，C-A15 2）三个控制端的连接：把M/IO和剩下的地址线进行逻辑门电路运算后分别送给三个控制端。
部分译码方式的优缺点
部分译码方式的译码简单，但地址扩展能力有限，并且可能出现地址重叠（如果有一些地址线没有用 到）。使用不同信号连接片选信号时，芯片的地址空间也不同。 这种方式常常用在较小的微型计算机系统中。
M/ IO A15 A14
A13 A12 A11
G1
Y0
1# 芯片片选
G2A
Y1
2# 芯片片选
G2B
Y2
3# 芯片片选
Y3
4# 芯片片选
Y4 C
B
Y5
A
Y6
Y7
结论：74LS138 输入确定后，每个输出引脚所连接芯片的地址空间也就确定了，比如：
M/ IO A15 A14
A13 A12 A11
74LS138
A12 A0 CS OE
WE D7D0
AB
A12 A0 CS OE WE D7D0
DB
思考：
全译码方式有地址重叠、地址不连续的情况吗？ 1、地址是唯一的，没有重叠 2、地址是连续的，便于扩充。
全译码的缺点：译码电路复杂，特别是高位地址线较多的时候。
三、存储器的地址选择
CPU与存储器的连接
3. 部分地址译码方式
三种地址译码方式的总结
1.
CPU与存储器芯片连接时，低位地址线连到所有芯片的地址线上，实现片内寻址；高位地址线
经过线选法或译码器译码输出到芯片的片选，实现片间寻址。
2.
连接时注意地址是否重叠、地址是否连续
3.
要学会按照要求设置芯片的地址空间。
携手共进，齐创精品工程 Thank You
2020/11/26
例：用两片SRAM Intel6264（8K8位）存储器芯片组成一个16K8 位的存储系统。可以用A13与芯片的片 选信号连接。
线性选择方式的缺点
1、出现地址重叠。例子中假设CPU地址线为16根，则每个芯片有4组地址。如为20根地址线，则重叠更 多
2、地址不连续。如果用A14或A15连接芯片的片选则两个芯片的地址空间不连续 3、不方便扩充。想要增加系统容量时必须重新连接地址线。
C
Y4 B
A
Y5
Vcc
Y6
GND
Y7
G1 G2A G2B 100
CBA
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
输出
Y0=0其余为1 Y1=0其余为1 . . . . . .
用74LS 138进行部分译码举例 例： 用2K*8的RAM芯片设计一个8K*8的存储器系统，用74LS138进行地址译码。
2. 全地址译码方式
A19 A13 M/ IO
A0 A12 CPU
D7D0 WR RD
127
⋮ 译4 码3 器2
1 0
A12 A0 CS OE
WE D7D0
A12 A0
CS OFra Baidu bibliotek WE
D7D0
00000H~01FFFH 02000H~03FFFH 04000H~05FFFH 06000H~07FFFH
D15~D0
例：把两片6264扩展成8K×16的存储器
A12 ~A0
OE WE
CE1 CE2
6264 8k 8
I/O0 ~I/O7 D15~D8
CPU与存储器的连接
A12 ~A0 OE WE 6264
8k 8 CE1 CE2
I/O0 ~I/O7 D7~D0
一、存储器芯片的扩展
CPU与存储器的连接
G1
Y0
G2A
Y1
G2B
Y2
Y3
Y4 C
B
Y5
A
Y6
Y7
0000~07FFH 0800~0FFFH 1000~17FFH 1800~1FFFH 2000~27FFH 2800~0FFFH 3000~37FFH 3800~3FFFH
在存储器扩展时，74LS138 的连接
输出：138的输出接到芯片的片选上 输入： 1）ABC的连接：依次把高位地址线的最低三位地址连接到ABC上。比如，芯片地址线用了Ａ12~A0，则
CPU与存储器的连接
字扩展
WE
二、存储器芯片的扩展
CPU与存储器的连接
3. 组合扩展法
当存储器芯片的数据位数和存储单元数量都不能满足存储系统需要时，可先进行字扩展，再进 行位扩展，也可把顺序反过来。这种扩展方法称为组合扩展法。
练习：用16K4位的存储器芯片组成一个64K8位的存储系统。
字和位同时扩展
中一个芯片）。 字位扩展：先进行位扩展，再把位扩展后得到的 芯片组进行字扩展
二、存储器的地址选择（字扩展时高位地址线的连接）
CPU与存储器的连接
对于组合得到的存储器系统，必须给每个芯片分配地址，也就是要保证存储器芯片在整个内存中占据 的地址范围能够满足用户的要求。
这就需要掌握存储器地址译码的方法（字扩展）
2. 字扩展法
当存储器芯片的存储单元数量不能满足存储系统需要时，可将多片存储器芯片的数 据线并连起来，用它们的地址线扩展存储单元的数量。这种扩展方法称为字扩展法。
字扩展法将低位地址线接到所有芯片，实现片内寻址；将高位地址线通过译码或变换后输出给各 芯片的片选信号，实现片间寻址
例：用两片SRAM Intel6264（8K8位）存储器芯片组成一个16K8 位的存储系统。
存储器系统容量的需求并不总是达到最大容量，为了减少译码电路的复杂性并留有一定的可扩展空 间，常采用将芯片使用以外的部分高地址进行译码，产生片选信号的方法。
这种方法通常使用74LS138 三八译码器芯片。该芯片管脚图、输出真值表见下页图。
74LS138 三八译码器芯片
G1
Y0
G2A
Y1
G2B
Y2
74LS138 Y3