数字时钟课程设计报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电子技术课程设计报告

题目多功能数字钟

学院机械工程学院

专业测控技术与仪器

班级

学生姓名

学号

2014年1 月 6 日至 1 月10日共 1 周

指导教师(签字)

数字时钟

摘要

数字电子钟是一种用数字显示秒﹑分﹑时的记时装置,与传统的机械时钟相比,它一般具有走时准确﹑显示直观﹑无机械传动装置等优点,因而得到了广泛的应用:小到人们的日常生活中的电子手表、电子闹钟,大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。

本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示,构成简单数字时钟。

关键词数字时钟、计数器、555芯片、分频器

技术要求

1、能显示24小时制的时、分、秒(23小时59分59秒);

2、具有校时功能,可以分别对时或分进行单独校时,使其校正到标准时间;

3、用555定时器组成的多谐振荡器产生时钟脉冲,脉冲频率稳定在1KHz;

4、用三级74LS90组成千分频器,用千分频器将555多谐振荡器产生的1KHz时

钟脉冲降频到1Hz。

5、具有闹钟功能。

一、系统综述

数字时钟电路是一个典型的数字电路系统,其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时。利用60进制和24进制递增计数器子电路构成数字时钟系统,由2个60进制同步递增计数器完成秒、分计数,由1个24进制同步递增计数器完成小时计数。秒、分、时计数器分别都以两个74LS160同步级联而成,秒、分、时计数器之间采用异步级联的方式。

图1. 设计框架图

二、单元电路设计

1、60进制计数器

分和秒的计数器为60进制计数器,该计数器有两片74LS160十进制计数器U1、U2和一片74LS13与非门组成。

U1

74LS160D

Q

A

1

4

Q

B

1

3

Q

C

1

2

Q

D

1

1

R

C

O

1

5

A

3

B

4

C

5

D

6

E

N

P

7

E

N

T

1

~

L

O

A

D

9

~

C

L

R

1

C

L

K

2

XFG1

U3A

7413N

U4

DCD_HEX

U5

DCD_HEX

U2

74LS160D

Q

A

1

4

Q

B

1

3

Q

C

1

2

Q

D

1

1

R

C

O

1

5

A

3

B

4

C

5

D

6

E

N

P

7

E

N

T

1

~

L

O

A

D

9

~

C

L

R

1

C

L

K

2

图2. 60进制计数器电路图

第一个状态最后一个状态

图3. 60进制计数器模拟结果

2、24进制计数器

时的计数器为24进制计数器,该计数器有两片74LS160十进制计数器U13、U17和一片74LS10与非门组成。

U13

74LS160D

Q

A

1

4

Q

B

1

3

Q

C

1

2

Q

D

1

1

R

C

O

1

5

A

3

B

4

C

5

D

6

E

N

P

7

E

N

T

1

~

L

O

A

D

9

~

C

L

R

1

C

L

K

2

U1A

74LS10N

U15

DCD_HEX

U16

DCD_HEX

U17

74LS160D

Q

A

1

4

Q

B

1

3

Q

C

1

2

Q

D

1

1

R

C

O

1

5

A

3

B

4

C

5

D

6

E

N

P

7

E

N

T

1

~

L

O

A

D

9

~

C

L

R

1

C

L

K

2

XFG1

图4. 24进制计数器电路图

第一个状态最后一个状态

图5. 24进制计数器模拟结果

相关文档
最新文档