通信原理第11章同步原理

第11章 同步原理终
下面以 DSB 为例来说明插入导频法实现载波同步的基 本方法。图 11.2. 5 ( a )是基带信号的频谱,(b )是其 DSB 信号 的频谱及插入导频的位置(虚线所示)。导频插在 DSB 信号 频谱为 0 的地方,即导频的频率为 f c ,且与调制用的载波信号 正交。插入导频法发送端及接收端的方框图如图 11.2. 6 所 示。
第11章 同步原理终 有时,位定时误差也用相位来表示,称为相位误差,即
当位定时有偏差时,会使信号的取样值下降,而取样值的 下降最终导致数字通信系统误码率的上升。
第11章 同步原理终 以 2PSK 信号为例,当位定时无偏差时,最佳接收机的误码率 为
而当位定时偏差为 t e 时,经推导误码率为
第11章 同步原理终
第11章 同步原理终
图 11.3. 2 位同步信号相位调整过程示意图(图中设 n =4
第11章 同步原理终
如果鉴相器的比较结果是 n 次分频器输出信号(即位同 步信号)相位超前于接收码元相位,如图 11.3. 3 ( a )所示,鉴相 器就向控制电路输出误差信号,使控制电路从其接收到的脉 冲序列中扣除一个脉冲,这样分频器输出的脉冲序列就比原 来正常情况下的脉冲序列滞后一个 T s / n 时间,如图 11.3. 2 ( c )所示。到下一次鉴相器进行比相时,若分频器输出脉冲序 列的相位仍超前,鉴相器再输出一个代表超前的误差信号给 控制电路,使控制电路再扣除一个脉冲,直到分频器输出脉冲 序列的相位不超前为止。如果鉴相器的比较结果是 n 次分频 器的输出脉冲序列相位滞后于接收码元相位,如图 11.3. 3 ( b ) 所示。
第11章 同步原理终
需要说明,在图 11.3. 1 所示的数字锁相环中,相位比较器 是一个关键部件。没有相位比较器的比较结果,控制电路既 不会扣除脉冲也不会附加脉冲,也就意味着无法调整位同步 脉冲的相位。而相位比较器是根据接收基带信号的过零点和 位同步脉冲的位置来确定误差信号的。当发送长连“0 ”或 长连“ 1 ”信号时,接收基带信号在很长时间内无过零点,相位 比较器无法进行比较,致使位定时脉冲在长时间内得不到调 整而发生漂移甚至失步。此即采用 HDB3 来代替 AMI 码的 原因。
DSB 和 2PSK 信号有相同的信号形式,设为 m ( t ) cos2π f c t 。解调时接收到的 DSB 或2PSK 信号乘以本地载波,当提 取到的本地载波有相位误差 Δ φ ,即为 cos ( 2π f c t +Δ φ )时 (为方便起见,设提取的本地载波幅度为 1 ),相乘器输出为
第11章 同步原理终
第11章 同步原理终
图 11.2. 3 平方环法提取同步载波
第11章 同步原理终
从接收信号中提取同步载波的另一方法是 Costas 环法, 也称为同相正交环法。这种方法的特点是提取载波的同时, 可直接输出解调信号,其原理框图如图 11.2. 4 所示。
第11章 同步原理终
图 11.2. 4 Costas 环法提取同步载波及解调方框图
第11章 同步原理终
图 11.2. 1 直接法提取载波
第11章 同步原理终 当 M =2 时,可从 2PSK 或 DSB 信号中提取同步载波,如
图 11.2. 2 所示,此方法称为平方变换法。
图 11.2. 2 平方变换法提取载波
第11章 同步原理终
根据图 11.2. 2 ,我们对变换法能够提取同步载波的可行 性作简单讨论。在这种方法中,首先对接收到的 DSB 或 2PSK 信号进行平方变换,设收到的信号为 x (t ) cos2π f c t ,此 信号平方后为
第11章 同步原理终
11. 2. 2 插入导频法(外同步法) 插入导频法的原理是:在发送端,一个导频的正(余)弦
波插入到有用信号中一并发送;在接收端,利用窄带滤波器滤 出导频,对导频作适当变换即可获取同步载波。
由于导频是插入到信号中一起发送的,为使接收端能很 方便地获取同步载波而又不影响信号,对插入的导频通常有 如下要求:
第11章 同步原理终
11. 2 载 波 同 步
11. 2. 1 直接法(自同步法) 有些接收信号虽然本身不含有载波分量,但对该接收信
号作某些非线性变换后,通过窄带滤波器再进行分频,就可以 提取到载波分量,这是直接法提取同步载波的基本原理。 根据此原理构建的载波提取电路方框图如图 11.2. 1 所示。
2. 位同步建立时间 从位同步系统提取到含有位同步信息的数字信号起,到 系统同步建立为止所需要的时间称为位同步建立时间或捕捉 时间。位同步脉冲与接收到的码元之间的误差最大值为 T s / 2 ,这时所需要的位同步建立时间最长。因为数字锁相环 每调整一次(一步),仅能纠正T s / n 的时间差,所以要消除 T s / 2 的时间差,需要调整的步数为
第11章 同步原理终
第11章 同步原理终
11. 1 引言 11. 2 载波同步 11. 3 位同步 11. 4 群同步 习题 本章知识点小结
第11章 同步原理终
11. 1 引 言
同步是通信系统中的一个非常重要的内容。通信系统中 收、发双方能否协调一致地工作,很大程度上依赖于有无良 好的同步系统。接收机中涉及的同步,按功能分主要有载波 同步、位同步和群同步(帧同步)。
第11章 同步原理终
在接收二进制数字信号时,各码元出现“ 0 ”或“ 1 ”是 随机的,两个相邻码元出现 01 、10 、 11 、 00 的概率可以近 似认为相等。若把码元“ 0 ”变“ 1 ”或“ 1 ”变“ 0 ”时的交 变点提取出来作为比相用的脉冲,也就是说,每出现一次交变 点,鉴相器比相一次,使得控制器扣除或附加一个脉冲,位定时 信号调整一次,那么,对位定时信号平均调整一个 T s / n 所需 要的时间为 2 T s秒,故位同步建立时间为
同步保持时间和精度。 效率是指为获取同步所消耗的发送功率的多少。直接法
由于不需要专门发送导频,因此是高效率的。而插入导频法 由于插入导频要消耗一部分发送功率,因此效率要低一些。
同步建立时间是指从开机或失步到同步所需的时间,通 常用 ts 表示,此时间越短越好,这样同步建立得快。
第11章 同步原理终
同步保持时间是指同步建立后,如果同步电路由于某个 原因停止调整,系统还能保持住同步的时间,通常用 tc 表示。 此时间越长越好,这样一旦建立同步,就可以保持较长的时间。 精度是指提取的载波与需要的标准载波之间的相位误差,通 常用 Δφ 表示。此值越小越好,因为 Δφ 值直接影响接收机的 解调性能。
第11章 同步原理终
第11章 同步原理终
图 11.2. 5 DSB 信号中插入导频示意图
第11章 同步原理终
图 11.2. 6 插入导频法发送端及接收端框图
第11章 同步原理终
图 11.2. 6 ( a )是插入导频法发送端方框图,根据此图可 知
第11章 同步原理终
第11章 同步原理终
11. 2. 3 载波同步系统的性能指标 载波同步系统的性能指标主要有效率、同步建立时间、
第11章 同步原理终
则鉴相器向控制电路输出一个代表滞后的误差信号,使 控制电路在接收的脉冲序列中增加一个脉冲,此脉冲称为附 加脉冲,此时分频器的输出脉冲序列就比原来正常情况下的 脉冲序列超前一个 T s / n 时间,如图 11.3. 2 ( d )所示。如下 次鉴相器比相时仍然滞后,则再一次增加脉冲,直到同步为止。
第11章 同步原理终
11. 3. 2 位同步系统的主要性能指标 1. 位定时误差 用数字锁相环法提取位同步信号时,只要随机噪声引起
的定时抖动比起调整一步的时间小得多,就可以认为定时误 差主要是由位同步脉冲跳跃式调整引起的。由于每调整一 步,定时位置改变 T s / n (n 为分频器的分频比),故最大的位定 时误差为
第11章 同步原理终
图 11.3. 1 数字锁相环法提取位同步信号原理方框图
第11章 同步原理终
频率为nfs 的晶振产生的正弦波经整形电路变成窄矩形 脉冲序列,如图 11. 3. 2 ( a )所示。此脉冲序列经控制电路加 到 n 次分频器, n 次分频器每接收到 n 个脉冲就输出 1 个脉 冲,所以 n 次分频器的输出脉冲序列的频率为 f s ,脉冲间隔为 T s ,如图 11.3. 2 ( b )所示。
(1 )当初始相位为 -90°< θ <90° 时,锁相环经调整后最 终锁定在 θ =0 处,此时输出同步载波 v 1 = A cos2π f ct ,解调 输出
(2 )当初始相位为 90°< θ <270° 时,锁相环经调整后最 终锁定在 θ =180° 处,此时压控振荡器输出的同步载波为 v 1 = A cos(2π f ct +180° ),相应的解调输出为
第11章 同步原理终
为了改善变换法的性能,可以在变换法的基础上,将窄带 滤波器改用锁相环,这样就变成了变换环法。图 11.2. 2 所示 的变换法所对应的变换环法方框图如图 11. 2. 3 所示,称为 平方环法。由于锁相环具有良好的跟踪、窄带滤波和记忆性 能,因此平方环法比一般的平方变换法具有更好的性能,得到 了广泛的应用。
第11章 同步原理终 设接收信号为r (t ) = m ( t ) cos2π f c t ,环路刚开始工作
时,压控振荡器的输出与接收载波间有相位差 θ ,此时有
将它们分别和接收信号相乘,并作适当的三角函数变换后得
第11章 同步原理终 经低通滤波后输出分别为
两项相乘得
第11章 同步原理终
v 7 经环路滤波器平滑后输出为 v d ,显然, v d ∝sin2 θ 。 v d 控制压控振荡器的输出相位θ ,其方法为:当 v d >0 时,使 θ 变小;当 v d <0 时,使 θ 变大。稍作分析就会发现:
第11章 同步原理终
11. 3 位 同 步
11. 3. 1 直接法 直接法就是借助于位同步电路从所接收到的基带信号中
直接提取位同步信号的方法。最常用的直接法是数字锁相环 法。
第11章 同步原理终
数字锁相环法的基本原理是在接收端利用鉴相器比较接 收码元和本地产生的位同步脉冲的相位,若两者相位不一致 (超前或滞后),鉴相器就产生误差信号去调整位同步脉冲的 相位,直到获得精确的同步为止。数字锁相环法的基本原理 方框图如图 11.3. 1 所示。
第11章 同步原理终
图 11.3. 3 位同步脉冲与基带信号的相对位置
第11章 同步原理终
由此可见,在分频器的输入端采用增加或扣除脉冲的办 法,就可以改变其输出脉冲序列的相位。因此,只要接收到的 码元序列的相位与分频器输出的脉冲序列的相位不一致即 不同步,就可以采用上述方法来改变后者的相位,直到同步为 止。由于相位的改变是一步一步进行的,或者说是离散式(即 数字式)进行的,故称这种锁相环法为数字锁相环法。
第11章 同步原理终
(1 )导频要在信号频谱为零的位置插入,否则导频与信号 频谱成分重叠在一起,接收端不易从接收信号中将导频提取 出来。
(2 )导频的频率应当与载波频率有关,通常导频频率等于 载波频率。这样,接收端用窄带滤波器将导频滤出,滤出的导 频就是同步载波。
(3 )插入的导频应与载波正交,避免导频对信号解调产生 影响。
第11章 同步原理终
3. 位同步保持时间 当同步建立后,一旦输入信号中断,或者遇到长连“0 ”码、 长连“ 1 ”码时,由于接收信号没有过零点(交变),锁相环就失 去了调整作用。同时,收发两端晶振频率总是存在着误差。 因此相对于发送端,接收端位同步脉冲的位置会逐渐发生漂 移,时间愈长,位置的漂移量就越大,当漂移量超过所允许的最 大值时,即为失去同步。由同步到失去同步所经过的时间称 为同步保持时间,用 tc 表示。
第11章 同步原理终
由图 11.2. 4 可见, Costas 环由两条支路构成,一条称为同 相支路,另一条称为正交支路。这两条支路通过同一个压控 振荡器耦合在一起,构成一个负反馈系统。当环路锁定时, 压控振荡器输出同步载波信号 v1 ,此时,同相支路输出已解调 的基带波形 v 5 。若接收信号是 2PSK ,此基带波形会被送入 取样判决器,经取样判决后输出二进制信息序列。下面对科 斯塔斯环的工作原理作简要分析。