数字电路版图设计规范及标准单元技术补充.pptx
合集下载
数字集成电路设计之版图设计技术
=
μn μp
.⎜⎛ W ⎝L
⎟⎞ ⎠ Neff
物理设计的目标之一：面积和性能的折中
串联FET版图设计
器件可以共用图形面积，以节省版图面积或降低复杂性
并联FET版图1
统一的版图可以使硅表面上有较高的集成度
并联FET版图2
互相分开的晶体管通常比共享源／漏区的晶体管占用更多的面积
NAND2和NOR2
§ 7.1 引言
版图设计方法示意图
数字集成电路
全定制
半定制
基于单元
基于阵列
标准单元 可编辑单元
宏单元
Pre-diffused
(门阵列)
Pre-wired
(FPGA's)
① 全定制方法
§ 7.1 引言
Intel 4004
设计 Iteration
半定制设计流程
版版图图前前仿立在有源区上，除去FOX（场氧，用于器 件电隔离）的区域是有源区。
z阱 在n阱中制造pFET 用于制造pFET的n阱接VDD(不低于S端电位即可)
FET图形俯视图
N+
N+
W
L
NFET
P+
P+
N阱
PFET
MOSFET
MOSFET：多晶POLY跨越n+或p+时 • POLY在离子注入前淀积，阻止掺杂剂离子注入到硅
z电路性能和成品率之间的折中。设计规则保守则成品率高， 但电路面积大、性能差一些；设计规则激进，则电路性能好、 面积小，但成品率低。
§ 7.3 版图设计规则
Relation of F&F（无生产线与代工的关系）
无生产线
Fabless
《数字电路~》PPT课件
NOL
IOL IIL
1616 1
IOH=－7.5mA,但手册规定 |IOH|<0.4mA,故取|IOH|=0.4mA;
IIL IOL
每个负载门的输入电流为
IIHNO=H 40μAIIOIHH
0.4 10 0.04
综上所述,扇出系数NO=10
IOH IIH
例：为保证G1输出的高低电平 能正确传递到G2,要求vO1=VOH、 vI2≥VIH<min>；vO1=VOL、 vI2≤VIL<max>,试计算RP的最 大允许值.所有参数见前
0 Voff1 Vth 2Von 3 VI/V
③ 输出高、低电平的最小值
输出高电平最小值VOHmin 输出低电平最大值VOLmax
2.4V 0. 4V
VOH VO/V
4 AB
VoHmin
2
C
VOL
DE 0 Voff1 Vth 2Von 3 VI/V
④ 阈值电压<Vth>: 转折区中点对应的输入电压称阈值电压Vth.
A&
B
AB
00 01 10 11
Y
Y
0 0 0 1
Y=AB
A Y
B
继续
2、二极管或门
5V A
D1 0V B
D2
Y
R
3kΩ
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
A ≥1
Y B
AB Y
00 0 01 1 10 1 11 1
扇出系数=10
<2> 74S20为4输入与非门：
数字集成电路基本单元与图PPT课件
1)
顾名思义，反相输出就是内部信号经反相后
输出。这个反相器除了完成反相的功能外，另一个
主要作用是提供一定的驱动能力。
第17页/共22页
焊盘输入输出单元（I/O PAD）
2）同相输出I/O PAD
2007-2008-1
同相输出实际上就是“反相＋反相”，为什么不直接从内部 电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大 地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个 反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获 得较大的外部驱动。P77 第18页/共22页
逻辑图输入
逻辑模拟、时序模拟
标准单元 设计系统
布局、布线 提取布线寄生参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
生产厂家
芯片制造
第14页/共22页
单元逻辑符号库 单元电路功能库
单元拓扑库 工艺、电学参数
单元版图库
数字电路标准单元库设计简介
2007-2008-1
• 库单元设计
标准单元库中的单元电路是多样化的，通常包含 上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数；
数字集成电路的基本电路的主要性能指标是： （1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。
2007-2008-1
第1页/共22页
CMOS基本门电路及版图实现
• CMOS反相器
（1） CMOS反相器的具体电路如图所示，这是一种典型的 CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对 构成，两个器件的漏极相连作为输出，栅极相连作为输入。 NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的 衬底与它的源极相连并接电源。
数字电路ppt课件
主要的工具是逻辑代数，电路的功能用真值表、
逻辑表达式及波形图表示。
3
模拟电路研究的问题
基本电路元件: 基本模拟电路:
•晶体三极管 •场效应管 •集成运算放大器
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦波发生器、三角波发生器、…）
4
数字电路研究的问题
长中含反， 去掉反。
A B(A A) A B
例如：A ABC DE A BC DE
被吸收
32
3.混合变量的吸收： AB AC BC AB AC
证明： AB AC BC
1
AB AC (A A)BC
正负相对， 余全完。
AB AC ABC ABC AB AC
BA BD BC
38
吸收
例如： AB AC BCD AB AC BC BCD AB AC BC AB AC
33
五、摩根定理
AB AB AB AB
还有更多变量
可以用列真值表的方法证明：
A
B A•B A • B A
B AB
00 01
1
11
01 01
1
01
10 01
0
11
11 10
0
00
34
反演定理：将函数式 F 中所有的
C
开关断为逻辑“0”
E
F
灯亮为逻辑“1”
灯灭为逻辑“0”
20
E
真值表 AB 00 00 01 01 10 10 11 11
A B C
CF 00 11 01 11 01 11 01 11
真值表特点： 任1 则1, 全0则0。
集成电路版图设计基础第四章：标准单元技术PPT课件
开发标准单元库的原因：
对于全定制设计来说，独立模块的规模过于庞大和复杂，因此就 存在着加快电路和版图设计过程的需要。
缺乏具有手工实现复杂全定制模块设计能力的专业人员，而自动 化工具缓解了这个问题。
典型加工工艺的进步，包括布线金属层从1层金属增加到2层金属 或3层金属。对最佳结果的实现，这进一步增加了全定制版图设 计过程的复杂性。
由于单元可以在各个方向对接，所以一个单元的每一边（上、下、 左、右）都应当落在半个网格的位置上。
grid point butting edges
power rail on-grid wire
school of phye
21
网格式布线系统要求的库设计规则
半尺寸设计规则：half-design rule
school of phye
12
标准网格 - 网格式布线器 grid-based router
determining our minimum wire widths and minimum spacing between wires dictate how coarse or fine our grid will be.
school of phye
5
标准网格 - 网格式布线器 grid-based router
techfile - PHYSICAL RULES
please remember these definitions:
width、space、area、enclosure、overlap、extension
布线通道可以是所希望的任何高度。 这样做的好处：
1. 留出空间供布线； 2. 单元无需翻转； 3. 易于软件编程。
“design rules determine grid size.”
对于全定制设计来说，独立模块的规模过于庞大和复杂，因此就 存在着加快电路和版图设计过程的需要。
缺乏具有手工实现复杂全定制模块设计能力的专业人员，而自动 化工具缓解了这个问题。
典型加工工艺的进步，包括布线金属层从1层金属增加到2层金属 或3层金属。对最佳结果的实现，这进一步增加了全定制版图设 计过程的复杂性。
由于单元可以在各个方向对接，所以一个单元的每一边（上、下、 左、右）都应当落在半个网格的位置上。
grid point butting edges
power rail on-grid wire
school of phye
21
网格式布线系统要求的库设计规则
半尺寸设计规则：half-design rule
school of phye
12
标准网格 - 网格式布线器 grid-based router
determining our minimum wire widths and minimum spacing between wires dictate how coarse or fine our grid will be.
school of phye
5
标准网格 - 网格式布线器 grid-based router
techfile - PHYSICAL RULES
please remember these definitions:
width、space、area、enclosure、overlap、extension
布线通道可以是所希望的任何高度。 这样做的好处：
1. 留出空间供布线； 2. 单元无需翻转； 3. 易于软件编程。
“design rules determine grid size.”
数字集成电路 数字集成电路设计流程和设计方法PPT课件
pmos p2 (i2, il, b); pmos p3 (i3, i2, c); pmosp4 (il, vdd, b); pmos p5 (i2, il, c); pmos p6 (i3, i2, a); pmos p7 (co, vdd, i3); end module
第16页/共58页
第17页/共58页
pmos p4 (i4, vdd, b); pmos p5 (i4, vdd, a); pmos p6 (co, vdd, en); pmos n6 (co, vss, en); end module
第18页/共58页
2.2 设计描述
• 四、物理描述
•
电路的物理描述是用来定义在硅表面的物理实现，并由物理实现
数字集成电路设计总体上可分为
1.电路设计（前端设计）
电路设计是指根据对ASIC的要求或规范，从电路系统的行为描述开 始，直到设计出相应的电路图，对于数字系统来说就是设计出它的 逻辑图或逻辑网表
2.版图设计（后端设计）
版图设计就是根据逻辑网表进一步设计集成电路的物理版图，也就 是制造工艺所需的掩膜版的版图。
Verilog-HDL 描述进位算法描述
module carry (co,a,b,c); output co; input a,b,c;
wire #10 co=(a&b)|(a&c)|(b&c) end module
第11页/共58页
2.2 设计描述
• 三、结构描述
•
结构描述规定了电路系统的结构，规定了元件之间的连接关系，
第4页/共58页
2.1 设计流程
• 二、Top-Down设计
•
从电路行为到逻辑结构的转换是由逻辑综合这一步骤自动进行的。逻辑综合
数字电路版图设计PPT课件
4
2.2 命令行选项
L-Edit还可以用Windows任务栏上的Start（开始）按 钮打开的菜单上的Run（运行）命令启动。在Run（运行） 对话框中用Browse（浏览）按钮选择ledit.exes所在目录。 在ledit.exes命令后面加TDB文件名称将打开该TDB文件。 在命令行还可以命令行选项实现一些特殊目的：例如选项 -f1忽略配置文件（见应用参数设置）；选项-f1忽略注册 信息；选项-n隐藏L-Edit的标题屏幕；选项-d防止当前默 认目录的变化，保持上次使用的目录为默认目录（如不同 该标志，L-Edit设置上次在命令行指定的TDB文件的目录 为当前目录）；选项-s防止L-Edit命令与命令行中的TDB文 件连接等。
启动L-Edit后，L-Edit会寻找初始化文件ledit.tdb.该文件内含有
L-Edit的各种设置信息。L-Edit先在当前目录查找。如在当前目录中不
存在该文件，L-Edit会接着在L-Edit执行文件所在目录寻找。如不能找到
这个文件，L-Edit会给出警告。 .
3
不管能否找到初始文件，L-Edit窗口都打开，同时创建一个 新TDB文件Layouto以及一个新单元Cello.
另一种打开L-Edit窗口途径是使用某个特殊文件的设置 信息：双击文件目录或资源管理器中TDB文件的图标。TDB 文件是L-Edit的设计文件或数据库文件，内含L-Edit的设置信 息，也可能有版图数据。用这种方式打开L-Edit，同时打开 该TDB文件和它的单元。TDB文件图标的例子如图2所示：
.
实验五 数字电路版图设计（LEDIT）
集成电路设计通常需要经历三个阶段：系统设计、 电路设计和版图设计。版图设计是IC设计的重要一环， 这也是IC设计的最后一个环节。版图编辑一般只能在 大型计算机和工作站上进行，因而硬件造价高，操作 复杂，维护困难。当然对于规模不是很大的电路，也 有一些微机版的版图编辑软件可以采用。在微机上使 用最为普通的是Tanner Tools中的L-Edit。其设计结 果的输出格式通常为标准的CIF格式，版图可以人工 布局布线，也可以根据电路设计完成后生成的EDIF
《数字电路技术》PPT课件
精选课件ppt
（1-2）
模拟信号： 正弦波信号 u
锯齿波信号
u
精选课件ppt
t t
（1-3）
研究模拟信号时，我们注重电路 输入、输出信号间的大小、相位关系。 相应的电子电路就是模拟电路，包括 交直流放大器、滤波器、信号发生器 等。
在模拟电路中，晶体管一般工作 在放大状态。
精选课件ppt
（1-4）
精选课件ppt
（1-11）
每四位2进 十六进制与二进制之间的转换： 制数对应
一位16进 制数
(0101 1001)B= [027+1 26+0 25+1 24
+1 23+0 22+0 21+1 20]D
= [(023+1 22+0 21+1 20) 161
+(1 23+0 22+0 21+1 20) 160]D =(59)H
(10011100101101001000)O=
(10 011 100 101 101 001 000)D =
( 2 3 4 5 5 1 0 )O
=(2345510)O
精选课件ppt
（1-14）
（4）十进制与二进制之间的转换：
（N）D Ki 2i i0
两边除二，余第0位K0
（N 2） Di 1Ki 2i1K 20
精选课件ppt
（1-19）
在BCD码中，用四位二进制数表示 0~9十个数码。四位二进制数最多可以 表示16个字符，因此0~9十个字符与这 16中组合之间可以有多种情况，不同的 对应便形成了一种编码。这里主要介绍：
8421码 5421码
2421码 余3码
第二章标准单元设计技术
黄越（10月31改动）第二章标准单元技术章节预览本章将要了解的内容有：⏹为什么在数字电路版图设计中标准化是重要的？⏹在模拟电路版图设计中标准化技术的优点⏹为什么要把一些单元放在一起⏹只有很少的金属层布线时应该了解的注意点⏹有很多的金属层布线时应该了解的注意点⏹为了布线如何插入布线通道⏹什么时候布局粗的电源线⏹高密度区域信号的输入与输出⏹如何保证单元之间有合适的距离⏹如何完全通过版图设计规则的检查⏹如何节约设计时间⏹如何保护门电路不被损坏标准单元技术的设计思想为使自动版图设计工具能够布局布线，需要制定规则。
比如单元设计规则、布局规则、测试规则。
稍稍想象一下塑料拼装玩具，这些规格统一的玩具块都在相同一个地方有用于连接的连接头和连接空隙。
用这些塑料方块可以拼成一个大方块。
所有的塑料块都可以相互拼装。
因为这些塑料块都是标准的长、宽、高，并按标准格式将塑料块拼装好。
不可能将任何非标准的块与这些标准的块拼在一起。
像这些标准塑料方块一样，用自动版图设计软件依据网格线和设计规则来设计单元库。
标准单元库之间同样要求能够相互集成。
为实现这个设想人们利用各种标准化的技术来构造这个特殊的单元库。
标准化技术同样也适用于模拟电路版图设计，即使是不使用自动版图设计软件的情况。
由于这些标准化技术在数字电路版图设计中是强制执行的，所以本章的重点及举例主要使用数字电路版图设计。
标准网格通过将器件布局在标准网格上，标准化的版图系统可以自动布线并能够保证标准单元所有可行的布局。
这些网格就像一个个标准平面正方形塑料块拼装在一起。
这是我们首先讨论的问题。
讨论过网格后，再来讨论一下布局在这些网格之上的标准单元。
如果我们利用网格布局并使用设计规则统一的（设计）单元，就可以使用自动工具来进行布局布线。
不考虑软件的决定性的因素的情况下，我们的电路就会正确的设计出来。
基于网格的系统典型的布线软件是基于网格的。
基于网格的布线器有两个限制。
固定线宽以及只能将器件对称的布在网格线上。
数字电路版图设计规范及标准单元技术补充.pptx
❖ 布线通道可以是所需要的任何高度。
网格式布线系统要求的库设计规则
❖ 八、天线规则 ❖ NAC二极管，是一个PN结，连接到金属，以
解决天线效应。 ❖ NAC：Net Area Check，网络节点区域控制
。
网格式布线系统要求的库设计规则
❖ 天线效应：在芯片生产过程中，暴露的金属线或者 多晶硅(polysilicon)等导体，就象是一根根天线，会 收集电荷（如等离子刻蚀产生的带电粒子）导致电 位升高。天线越长，收集的电荷也就越多，电压就 越高。若这片导体碰巧只接了MOS 的栅，那么高 电压就可能把薄栅氧化层击穿，使电路失效，这种 现象我们称之为“天线效应”。随着工艺技术的发展 ，栅的尺寸越来越小，金属的层数越来越多，发生 天线效应的可能性就越大。
内部的部件必须与单元边缘保持半个最小距 离。整个库就是根据这些约束条件建立起来 的。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 七、布线通道 ❖ 隔行翻转
网格式布线系统要求的库设计规则
❖ 采用M2总线的供电回路：这种方法似的M1 层只能走电源线和最低层次的连线，如果金 属层较少，就会造成布线困难。
标准网络
❖ 沿网格布线限制了可能的布线方式，但却适 合于自动布线工具的布线。
❖ 思考：一个网格式布线器是否可以对不同的 金属层采用不同的网格尺寸？
标准网络
❖ 二、规则式布线器
❖ 在基于网格的布线系统中，由于每一层的线 宽和间距不同，而如果要保证在上下金属层 相接的时候，能够保持对准，就要以最宽那 一层的网格为基准，而显然这样会浪费布线 空间。
❖ 实现方法：让单元的边缘比内部导线的位置 多出半个网格的宽度，可以实现上述的两个 目的。
❖ 单元的上下左右四个方向都应该落在半网格 位置上。
网格式布线系统要求的库设计规则
❖ 八、天线规则 ❖ NAC二极管，是一个PN结，连接到金属，以
解决天线效应。 ❖ NAC：Net Area Check，网络节点区域控制
。
网格式布线系统要求的库设计规则
❖ 天线效应：在芯片生产过程中，暴露的金属线或者 多晶硅(polysilicon)等导体，就象是一根根天线，会 收集电荷（如等离子刻蚀产生的带电粒子）导致电 位升高。天线越长，收集的电荷也就越多，电压就 越高。若这片导体碰巧只接了MOS 的栅，那么高 电压就可能把薄栅氧化层击穿，使电路失效，这种 现象我们称之为“天线效应”。随着工艺技术的发展 ，栅的尺寸越来越小，金属的层数越来越多，发生 天线效应的可能性就越大。
内部的部件必须与单元边缘保持半个最小距 离。整个库就是根据这些约束条件建立起来 的。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 七、布线通道 ❖ 隔行翻转
网格式布线系统要求的库设计规则
❖ 采用M2总线的供电回路：这种方法似的M1 层只能走电源线和最低层次的连线，如果金 属层较少，就会造成布线困难。
标准网络
❖ 沿网格布线限制了可能的布线方式，但却适 合于自动布线工具的布线。
❖ 思考：一个网格式布线器是否可以对不同的 金属层采用不同的网格尺寸？
标准网络
❖ 二、规则式布线器
❖ 在基于网格的布线系统中，由于每一层的线 宽和间距不同，而如果要保证在上下金属层 相接的时候，能够保持对准，就要以最宽那 一层的网格为基准，而显然这样会浪费布线 空间。
❖ 实现方法：让单元的边缘比内部导线的位置 多出半个网格的宽度，可以实现上述的两个 目的。
❖ 单元的上下左右四个方向都应该落在半网格 位置上。
数字电路设计经典资料ppt课件
上行总线接口为两条，每条的信号完全一样：
输入：CLK19、SPE、C1J1V1 输出：ADD 、 DATA[7：0]、PAR
D3
Sel
Cnt[1..0]
Clk
Cnt
整理版课件
7
认清数字电路设计
利用移位寄存器完成电路功能
D0
D1
D2
Shift
Q
D3
Load
Carry
Clk
Cnt
整理版课件
8
电路设计的三个层次
完成功能
能够完成电路要求完成的功能
工作可靠
电路的工作对外围环境要求最低； 电路不受温度、工艺等因数的影响
从电路图设计入手
可以很清楚电路是如何实现的； 可以很清楚电路结构，或会有意识的对电路
的模块进行划分；
如果从语言入手
必须熟悉电路，能很容易的读懂电路； 对电路的不同描述方式，要清楚综合工具的
综合结果
整理版课件
34
正确的入门方法
规范设计是入门的基础
规范设计可以避免一些电路不可靠因素； 真正可重用的电路绝对是规范的； 电路的功能实现不是最有价值的东西，最有
如：
RdCnt1、RdCntl、RdCntI
整理版课件
45
命名规则（9）
当文件中只包含一个模块时，文件名和 模块名保持一致。
当文件中有多个相关模块且没有顶层模 块，模块名须与各模块的功能相关
当一个模块中的子模块在别的电路中不 会使用时，可以将子模块和顶层模块放 置在一起，文件名和顶层模块名相同。
同步数字电路设计
同步电路（时序电路）：
TDelay
T0
T1
T2
T3
C0 DFF C1 DFF C2 DFF C3
输入：CLK19、SPE、C1J1V1 输出：ADD 、 DATA[7：0]、PAR
D3
Sel
Cnt[1..0]
Clk
Cnt
整理版课件
7
认清数字电路设计
利用移位寄存器完成电路功能
D0
D1
D2
Shift
Q
D3
Load
Carry
Clk
Cnt
整理版课件
8
电路设计的三个层次
完成功能
能够完成电路要求完成的功能
工作可靠
电路的工作对外围环境要求最低； 电路不受温度、工艺等因数的影响
从电路图设计入手
可以很清楚电路是如何实现的； 可以很清楚电路结构，或会有意识的对电路
的模块进行划分；
如果从语言入手
必须熟悉电路，能很容易的读懂电路； 对电路的不同描述方式，要清楚综合工具的
综合结果
整理版课件
34
正确的入门方法
规范设计是入门的基础
规范设计可以避免一些电路不可靠因素； 真正可重用的电路绝对是规范的； 电路的功能实现不是最有价值的东西，最有
如：
RdCnt1、RdCntl、RdCntI
整理版课件
45
命名规则（9）
当文件中只包含一个模块时，文件名和 模块名保持一致。
当文件中有多个相关模块且没有顶层模 块，模块名须与各模块的功能相关
当一个模块中的子模块在别的电路中不 会使用时，可以将子模块和顶层模块放 置在一起，文件名和顶层模块名相同。
同步数字电路设计
同步电路（时序电路）：
TDelay
T0
T1
T2
T3
C0 DFF C1 DFF C2 DFF C3
数字集成电路设计版图设计PPT课件
23
23
6.2 设计规则
最小宽度与最小间距(1)
多晶线最小宽度
多晶线最小间距
24
24
6.2 设计规则
最小宽度与最小间距(2)Sme PotentialWell Active
0 or 6 10
3
Select
3 2
Different Potential
9
2
Polysilicon
2
Metal1
3
Contact
Metal1
nWell
pSelect
pWell
nSelect
有些工艺层的尺寸可以从其它层中运算得到。如nSelect减去poly即得n+， pSelect减去poly即得p+，故无需n+、p+7版
7
6.1 版图设计入门
N 阱 双 层 金 属 化 C M O S 工 艺 版 次
8
CMOS掩模版次
8
6.1 版图设计入门
0.25umCMOS掩模版次
9
9
6.1 版图设计入门
2个nFET串联
两个串联的nFET（有1个n+区被共享）
10
10
6.1 版图设计入门
3个nFET串联
三个串联的nFET（有2个n+区被共享）
技巧：能共用的区域一定要共用，共用n+或p+区优先于共用栅区
11
11
6.1 版图设计入门
两个并联的nFET
Polysilicon Aluminum
22
22
由于工艺不可避免地存在误差，所以设计者必须为之留出余量，设计规则即是这种余量的反映
6.2 设计规则
课件数字电路.ppt
将开关接通记作1，断开记作0；灯亮记作1，灯 灭记作0。可以作出如下表格来描述与逻辑关系：
功能表
开关 A 开关 B 灯 Y
A
断开 断开
灭
0
断开 闭合
灭
0
1
闭合 断开
灭
1
闭合 闭合 亮
BY
00 真 10 值
00 表
11
两个开关均接通时，灯才会 Ｙ＝Ａ•Ｂ
亮。逻辑表达式为：
实现与逻辑的电路称为与门。
对偶定理：如果两个逻辑式相等，则它们的对偶 式也相等。
利用对偶规则,可以使要证明及要记忆的公 式数目减少一半。
逻辑函数及其表示方法
逻辑函数
如果以逻辑变量作为输入，以运算结果作为 输出，当输入变量的取值确定之后，输出的取值 便随之而定。输出与输入之间的函数关系称为逻 辑函数。Y=F(A,B,C,…)
反演定理 对于任何一个逻辑表达式Y，如果将表达式中
的所有“·”换成“＋”，“＋”换成“·”，“0” 换成“1”，“1”换成“0”，原变量换成反变量， 反变量换成原变量，那么所得到的表达式就是函 数Y的反函数Y′（或称补函数）。这个规则称为反 演定理。
对偶定理
对于任何一个逻辑表达式Y，如果将表达式 中的所有“·”换成“＋”，“＋”换成“·”，“0” 换成“1”，“1”换成“0”，而变量保持不变，则 可得到的一个新的函数表达式 YD, YD称为Y的对偶 式。
基本公式
0-1
律：
A A
0 A 1 A
A 1 1 A 0 0
互补律： A A 1 A A 0
分别令A=0及 A=1代入这些 公式，即可证 明它们的正确 性。
重叠律： A A A A A A
数字电路全部PPT课件
（10、11、12、13、14、15）
. 位置表示法：(N)16 = (Hn-1Hn-2...H0 H-1H-2..) 16
按权展开式：
(N)2=Hn-116n-1+Hn-216n-2+...+H0160+H-116-1+H-216-2+...
（C07.A4)16= （C07.A4)H= C07.A4H= 12×162+0×161+7×160+10×16-1+4×16-2
小数部分
二、常用计数体制
1、十进制（Decimal）
. （N）10= (Dn-1Dn-2...D0 D-1D-2.. ) 10
(271．59)10＝ 2×102十7×101十1×100十5×10-1十9×10-2
2020年10月2日
5
2、二进制（Binary）
基数 ： 2
位权：2i
数符Bi: 0、1 (可以用低、高电平表示)
正数的三种代码相同，都是数值码最高位加符号位 “0”。
即X≥0时,真值与码值相等,且:X=[X]原= [X]反= [X]补例： 4位二进制数X=1101和Y=0.1101
[X]原= [X]反= [X]补= 01101, [Y]原= [Y]反= [Y]补= 0.1101
2020年10月2日
20
三、二——十进制编码（Binary Code Decimal码）
2020年10月2日
12
二、十六进制与二进制转换
1、十六进制转换为二进制 根据数值关系表用四位二进制数码逐位替代各位
十六进制数码。 （52.4)16=(01010010.0100)2 =(1010010.01)2 2、二进制转换为十六进制 将二进制数从小数点起，分别按整数部分和小数
数字电路设计ppt
1
1
C2 图2
数量级。在图（2）中R1、R2一般取值1K左右，C1、 2C0212/3取/6 值100PF~100uF阜，师院输数科出院频率为几兆赫至几十兆赫。
3）、用555定时器构成振荡器
用555定时器构成的振荡器可产生几赫至几兆赫的 矩形波信号。T=（R1+R2）Cln2+ R2Cln2
双极性定时器电源电压范围为3~16V，最大负 载电流可达200mA；CMOS定时器电源电压范 围为3~18V，最大负载电流在4mA以下。频率稳 定度最高能达到0.1%。
控制电路将外部输入信号以及各子系统送来
的信号进行综合、分析，发出控制命令去管理 输入、输出电路及各子系统，使整个系统同步 协调、有条不紊地工作。
5、时基电路
产生系统时钟，使整个系统在时钟信号的作
用下一步一步地顺序完成各种工作。
2021/3/6
阜师院数科院
二、数字系统的类型
1、在数字系统中，有的全是由硬件电路来完成 所有任务，有的除硬件电路外，还需要加上软件， 即使用可编程器件，采用软硬结合的方法完成电 路功能。
器件的功能均可以通过软件编程来实现。
2021/3/6
阜师院数科院
2、根据数字系统所完成的任务性质还可将 其分成数字测量系统、数字通信系统和数 字控制系统三大类。
关于微处理器和可编程逻辑器件的数字系 统设计以后再讨论。
三、数字系统的设计步骤
由于每个课题的设计任务各不相同，则
设计的数字系统规模有大有小，电路的结 构也有繁有简。而课程设计，由于时间有 限不可能做的太大，一般均为小系统。
在应用中，小系统的设计是很有用处的。
而且，掌握了数字小系统的设计可以为更
大规模的系统设计奠定基础。
第10章数字集成电路基本单元与版图精品PPT课件
（1） CMOS反相器的具体电路
（2） CMOS反相器物理结构的剖面图
（3）开关特性
我们希望反相器的上升时间和下降时间近似相等，
则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道
宽度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
（10）以上有关尺寸的设计必须符合版图设计规则。
TTL与非门的版图设计
• 评价版图好坏的几个因素： ① 符合原电路设计指标； ② 面积最小； ③ 成品率高； ④ 可靠性高； ⑤ 具有可测试性。
TTL与非门的版图设计
• 双极型集成电路版图设计步骤： （1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线
10.2 TTL基本电路及版图实现
10.2.1 TTL基本电路
• TTL反相器电路
VCC（5V）
Rb1 Rc2
Rc4
＋
T1
υ1
－
T2 Re2
T4
D ＋
T3 负 v0 载 －
GND
TTL基本电路及版图实现
（1）电路组成 该电路由三部分组成：
1）由双极型晶体管T1和电阻Rb1组成电路的输入级； 2）由T2、Re2和Rc2组成的中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4； 3）由T3、T4、Rc4和二极管D组成的输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
(b)为三输入端TTL与非门的代表符号
TTL基本电路及版图实现
• 或非门路
VCC
R1A
（2） CMOS反相器物理结构的剖面图
（3）开关特性
我们希望反相器的上升时间和下降时间近似相等，
则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道
宽度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
（10）以上有关尺寸的设计必须符合版图设计规则。
TTL与非门的版图设计
• 评价版图好坏的几个因素： ① 符合原电路设计指标； ② 面积最小； ③ 成品率高； ④ 可靠性高； ⑤ 具有可测试性。
TTL与非门的版图设计
• 双极型集成电路版图设计步骤： （1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线
10.2 TTL基本电路及版图实现
10.2.1 TTL基本电路
• TTL反相器电路
VCC（5V）
Rb1 Rc2
Rc4
＋
T1
υ1
－
T2 Re2
T4
D ＋
T3 负 v0 载 －
GND
TTL基本电路及版图实现
（1）电路组成 该电路由三部分组成：
1）由双极型晶体管T1和电阻Rb1组成电路的输入级； 2）由T2、Re2和Rc2组成的中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4； 3）由T3、T4、Rc4和二极管D组成的输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
(b)为三输入端TTL与非门的代表符号
TTL基本电路及版图实现
• 或非门路
VCC
R1A
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路版图设计与验证
第五章 标准单元技术 补充
标准单元技术
❖ 一般用于数字版图设计。 ❖ 单元库中的标准单元按照一定的规则进行设
计，以便可以堆积在一起（像积木一样）形 成逻辑电路。
标准网络
❖ 标准版图系统以标准网格作为单元的对准基础，使 得自动布线成为可能，并保证单元整体布置的可操 作性。
❖ 以网格为基础的布线器需要遵循的两个约束条件： 导线只能有几种固定的宽度；只能放在预先确定了 坐标的网格上。
❖ 布线通道可以是所需要的任何高度。
网格式布线系统要求的库设计规则
❖ 八、天线规则 ❖ NAC二极管，是一个PN结，连接到金属，以
解决天线效应。 ❖ NAC：Net Area Check，网络节点区域控制
。
网格式布线系统要求的库设计规则
❖ 天线效应：在芯片生产过程中，暴露的金属线或者 多晶硅(polysilicon)等导体，就象是一根根天线，会 收集电荷（如等离子刻蚀产生的带电粒子）导致电 位升高。天线越长，收集的电荷也就越多，电压就 越高。若这片导体碰巧只接了MOS 的栅，那么高 电压就可能把薄栅氧化层击穿，使电路失效，这种 现象我们称之为“天线效应”。随着工艺技术的发展 ，栅的尺寸越来越小，金属的层数越来越多，发生 天线效应的可能性就越大。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 布线通道，使电源线和地线 的宽度缩小，留出布线通道 ，专门用于普通连线。
❖ M1不仅用来完成单元内部连 线和电源线，还可以走其他 的则
❖ 单元没有隔行翻转的现象
网格式布线系统要求的库设计规则
管尺寸，以及库的网格来决定。一般来说， 所选择的高度要略大于这个最小高度。 ❖ 这种技术在模拟版图设计中也经常使用。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 三、确定导线规格 ❖ 1-网格线确定了网格线间的最小距离，导线
还可以有较大的规格。 ❖ 2-网格线或3-网格线
网格式布线系统要求的库设计规则
标准网络
❖ 沿网格布线限制了可能的布线方式，但却适 合于自动布线工具的布线。
❖ 思考：一个网格式布线器是否可以对不同的 金属层采用不同的网格尺寸？
标准网络
❖ 二、规则式布线器
❖ 在基于网格的布线系统中，由于每一层的线 宽和间距不同，而如果要保证在上下金属层 相接的时候，能够保持对准，就要以最宽那 一层的网格为基准，而显然这样会浪费布线 空间。
❖ 可以获得更加紧凑的布线。
定向型工艺层技术
❖ 多层布线技术：一层金属的布线资源不能满足需求 ，需要多个金属层。
❖ 通孔：金属层之间的通路，来进行层与层之间的连 接。
❖ 但是每层金属如果杂乱布线，很快也会用完资源： ❖ 定向型工艺层技术：某一层金属线只允许水平线或
者垂直线。需要转向的时候，就更换金属层，这样 不会形成死结。
❖ 四、共用N阱 ❖ 在典型的CMOS工艺中，N阱的间距较大，
要远远大于器件的间距。 ❖ 因此如果让几个器件共用一个N阱，就可以
节省版图资源。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 五、半网格单元尺寸
❖ 如果能够将相邻的单元对接起来，会使电源 线和N阱相连。但是还要保证不能将内部部 件相连接，并符合他们自己的最小间距规则 。
定向型工艺层技术
❖ 经验之谈：小的转向不必改换金属层 ❖ 对于只有一两个网格的小转向，不需要使用
第二层金属，在当前层解决就可以了。 ❖ 转金属层会付出的代价：可靠性（电阻的引
入、通孔的刻蚀）；占用布线资源。
网格式布线系统要求的库设计规则
❖ 一、对齐输入和输出 ❖ 所有单元的输入和输出点都必须落在x网格和
❖ 实现方法：让单元的边缘比内部导线的位置 多出半个网格的宽度，可以实现上述的两个 目的。
❖ 单元的上下左右四个方向都应该落在半网格 位置上。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 六、半尺寸设计规则 ❖ 在基于网格的版图设计中，网格决定了库单
元的设计。 ❖ 所有的单元都必须服从半网格的规则，单元
❖ 改进版本的网格式布线器：规则式布线器。 对于不同的布线层，计算机不是采用固定的 网格，而是按每一层的实际设计规则来布线 。
标准网络
❖ 根据布线规则来设计每一个布线层的网格的 大小。
❖ 基于规则的设计：在集成电路设计时，给电 路中所有的尺寸规定一个标准（一般以沟道 长度为单位），所有的尺寸都是这个标准长 度的倍数。
y网格上，否则无法利用自动布线工具进行连 接。 ❖ 除此之外，所有的版图对象都必须与网格相 匹配，包括导线、单元、交点，都必须服从 如对齐和间距这样的一些规则。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 二、高度固定，宽度可变 ❖ 如果库中的每一个门高度不同，就会导致版
图中的电源线布线混乱。 ❖ 最小单元高度的确定：通过模拟得到的晶体
❖ 在网格式系统中不能随意设计，要遵循对准网格的 规则。
标准网络
❖ 一、确定网格尺寸（是由设计规则确定的） ❖ 工艺规则：如，规定导线的最小宽度为1um，导线
间最小的间隔为1um，则两条并行导线占据的最小 宽度是3um ❖ 确定了导线的最小宽度和导线间的最小距离，也就 确定了网格的粗细。如上述例子，两条导线中心的 间距为2um，就可以根据这个规则设计一个间距为 2um的网格。 ❖ 布线器只能在网格上进行布线。
内部的部件必须与单元边缘保持半个最小距 离。整个库就是根据这些约束条件建立起来 的。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 七、布线通道 ❖ 隔行翻转
网格式布线系统要求的库设计规则
❖ 采用M2总线的供电回路：这种方法似的M1 层只能走电源线和最低层次的连线，如果金 属层较少，就会造成布线困难。
网格式布线系统要求的库设计规则
9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。20.11.1 120.11.11Wednesday, November 11, 2020 10、人的志向通常和他们的能力成正比例。09:47:5209:47:5209:4711/11/2020 9:47:52 AM 11、夫学须志也，才须学也，非学无以广才，非志无以成学。20.11.1109:47:5209:47Nov-2011-Nov-20 12、越是无能的人，越喜欢挑剔别人的错儿。09:47:5209:47:5209:47Wednesday, November 11, 2020 13、志不立，天下无可成之事。20.11.1120.11.1109:47:5209:47:52November 11, 2020
第五章 标准单元技术 补充
标准单元技术
❖ 一般用于数字版图设计。 ❖ 单元库中的标准单元按照一定的规则进行设
计，以便可以堆积在一起（像积木一样）形 成逻辑电路。
标准网络
❖ 标准版图系统以标准网格作为单元的对准基础，使 得自动布线成为可能，并保证单元整体布置的可操 作性。
❖ 以网格为基础的布线器需要遵循的两个约束条件： 导线只能有几种固定的宽度；只能放在预先确定了 坐标的网格上。
❖ 布线通道可以是所需要的任何高度。
网格式布线系统要求的库设计规则
❖ 八、天线规则 ❖ NAC二极管，是一个PN结，连接到金属，以
解决天线效应。 ❖ NAC：Net Area Check，网络节点区域控制
。
网格式布线系统要求的库设计规则
❖ 天线效应：在芯片生产过程中，暴露的金属线或者 多晶硅(polysilicon)等导体，就象是一根根天线，会 收集电荷（如等离子刻蚀产生的带电粒子）导致电 位升高。天线越长，收集的电荷也就越多，电压就 越高。若这片导体碰巧只接了MOS 的栅，那么高 电压就可能把薄栅氧化层击穿，使电路失效，这种 现象我们称之为“天线效应”。随着工艺技术的发展 ，栅的尺寸越来越小，金属的层数越来越多，发生 天线效应的可能性就越大。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 布线通道，使电源线和地线 的宽度缩小，留出布线通道 ，专门用于普通连线。
❖ M1不仅用来完成单元内部连 线和电源线，还可以走其他 的则
❖ 单元没有隔行翻转的现象
网格式布线系统要求的库设计规则
管尺寸，以及库的网格来决定。一般来说， 所选择的高度要略大于这个最小高度。 ❖ 这种技术在模拟版图设计中也经常使用。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 三、确定导线规格 ❖ 1-网格线确定了网格线间的最小距离，导线
还可以有较大的规格。 ❖ 2-网格线或3-网格线
网格式布线系统要求的库设计规则
标准网络
❖ 沿网格布线限制了可能的布线方式，但却适 合于自动布线工具的布线。
❖ 思考：一个网格式布线器是否可以对不同的 金属层采用不同的网格尺寸？
标准网络
❖ 二、规则式布线器
❖ 在基于网格的布线系统中，由于每一层的线 宽和间距不同，而如果要保证在上下金属层 相接的时候，能够保持对准，就要以最宽那 一层的网格为基准，而显然这样会浪费布线 空间。
❖ 可以获得更加紧凑的布线。
定向型工艺层技术
❖ 多层布线技术：一层金属的布线资源不能满足需求 ，需要多个金属层。
❖ 通孔：金属层之间的通路，来进行层与层之间的连 接。
❖ 但是每层金属如果杂乱布线，很快也会用完资源： ❖ 定向型工艺层技术：某一层金属线只允许水平线或
者垂直线。需要转向的时候，就更换金属层，这样 不会形成死结。
❖ 四、共用N阱 ❖ 在典型的CMOS工艺中，N阱的间距较大，
要远远大于器件的间距。 ❖ 因此如果让几个器件共用一个N阱，就可以
节省版图资源。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 五、半网格单元尺寸
❖ 如果能够将相邻的单元对接起来，会使电源 线和N阱相连。但是还要保证不能将内部部 件相连接，并符合他们自己的最小间距规则 。
定向型工艺层技术
❖ 经验之谈：小的转向不必改换金属层 ❖ 对于只有一两个网格的小转向，不需要使用
第二层金属，在当前层解决就可以了。 ❖ 转金属层会付出的代价：可靠性（电阻的引
入、通孔的刻蚀）；占用布线资源。
网格式布线系统要求的库设计规则
❖ 一、对齐输入和输出 ❖ 所有单元的输入和输出点都必须落在x网格和
❖ 实现方法：让单元的边缘比内部导线的位置 多出半个网格的宽度，可以实现上述的两个 目的。
❖ 单元的上下左右四个方向都应该落在半网格 位置上。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 六、半尺寸设计规则 ❖ 在基于网格的版图设计中，网格决定了库单
元的设计。 ❖ 所有的单元都必须服从半网格的规则，单元
❖ 改进版本的网格式布线器：规则式布线器。 对于不同的布线层，计算机不是采用固定的 网格，而是按每一层的实际设计规则来布线 。
标准网络
❖ 根据布线规则来设计每一个布线层的网格的 大小。
❖ 基于规则的设计：在集成电路设计时，给电 路中所有的尺寸规定一个标准（一般以沟道 长度为单位），所有的尺寸都是这个标准长 度的倍数。
y网格上，否则无法利用自动布线工具进行连 接。 ❖ 除此之外，所有的版图对象都必须与网格相 匹配，包括导线、单元、交点，都必须服从 如对齐和间距这样的一些规则。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 二、高度固定，宽度可变 ❖ 如果库中的每一个门高度不同，就会导致版
图中的电源线布线混乱。 ❖ 最小单元高度的确定：通过模拟得到的晶体
❖ 在网格式系统中不能随意设计，要遵循对准网格的 规则。
标准网络
❖ 一、确定网格尺寸（是由设计规则确定的） ❖ 工艺规则：如，规定导线的最小宽度为1um，导线
间最小的间隔为1um，则两条并行导线占据的最小 宽度是3um ❖ 确定了导线的最小宽度和导线间的最小距离，也就 确定了网格的粗细。如上述例子，两条导线中心的 间距为2um，就可以根据这个规则设计一个间距为 2um的网格。 ❖ 布线器只能在网格上进行布线。
内部的部件必须与单元边缘保持半个最小距 离。整个库就是根据这些约束条件建立起来 的。
网格式布线系统要求的库设计规则
网格式布线系统要求的库设计规则
❖ 七、布线通道 ❖ 隔行翻转
网格式布线系统要求的库设计规则
❖ 采用M2总线的供电回路：这种方法似的M1 层只能走电源线和最低层次的连线，如果金 属层较少，就会造成布线困难。
网格式布线系统要求的库设计规则
9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。20.11.1 120.11.11Wednesday, November 11, 2020 10、人的志向通常和他们的能力成正比例。09:47:5209:47:5209:4711/11/2020 9:47:52 AM 11、夫学须志也，才须学也，非学无以广才，非志无以成学。20.11.1109:47:5209:47Nov-2011-Nov-20 12、越是无能的人，越喜欢挑剔别人的错儿。09:47:5209:47:5209:47Wednesday, November 11, 2020 13、志不立，天下无可成之事。20.11.1120.11.1109:47:5209:47:52November 11, 2020