数字电路中△I噪声的危害

对数字ＩＣ而言，电源线噪声是电源噪声的主要来源。 电源线噪声会引起电源电压波动。电源电压波动带 来的危害在本文的前面已讨论过，故不赘述。 在数字系统中，地线噪声的影响较电源线噪声的影 响大。因为电源线噪声可以通过合理使用去耦电容器 （ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）予以有效控制，而地线噪声无法通 过去耦的方法来解决。 ３输出波形畸变和延时增加 ３．１输出波形畸变 ｒＩ’Ｌ反相器负载电容Ｃ。的放电回路的等效电阻Ｒ。 很小…２１，这个回路就成为一个高Ｑ值的ＲＬＣ串联电路， 容易产生振荡，引起逻辑门的输出波形畸变（振铃，ｒｉｎｇ． ｉｎｇ），甚至使输出电压从正电压变成负电压。实际上，负 载电容ｃＬ充电时，充电回路也形成一个ＲＬＣ串联谐振 电路，但由于Ｒ。相当于串联谐振电路中的一个阻尼电
阶跃函数来驱动时，若“＝５０ｎｓ，则仿真得到突变的电流 变化可在寄生电感上引起高达０．９５Ｖ的尖峰电压。事实
上，如果这一电压降本身不能使翻转变慢和降低对电流
的要求，它的值会更大。然而，如此大的电源电压波动是
不能允许的。
在一个实际的电路中，单个电源引线常常用于许多
门或输出驱动器。这些驱动器同时切换会引起更为严重
实际上，由两个晶体管同时导通引起的电流尖峰脉 冲也流经接地线，但由于相对于负载电容Ｇ放电引起 的电流尖峰脉冲而言，该电流尖峰脉冲要弱得多，所以 在分析电流尖峰脉冲在接地线上引起的噪声时，该电流 可以不予考虑。
为方便起见，在具体分析地线噪声的产生与危害 时，可将逻辑电路等效为图３所示的形式。
Ｌ＝［１０ｐＦ×（Ｏ．９—０．１）×２．５Ｖ］／１ｎｓ＝２０ｍＡ 当这一情形发生在缓冲器输入端并由一个很陡的
１１８ 欢迎网上投稿、＿唧ｗ．ａｅｔｎｅｔ．ｃｎ ｗｗｗ．ａｅｔｍｔ．ｃｏｍ．ｃｎ
《电子技术应用》２００６年第１０期
万方数据
鸶丽酥丽
地线的寄生电感￡＝５００ｎＨ，则
‰
百毫伏以内。所以，电源电流尖峰脉冲问题，已成为现代
引起的电源电压波动为：
￡
△ｙ＝￡鲁＝７．５Ｖ （１）
‰
这样高的尖峰脉冲电压通
０；，ｆ甘
（ｔｏｐｏｌｏｇｙ）结构不同，但噪声脉冲的概念是一样的。 如果同一芯片上的Ⅳ个容性负载相应的Ⅳ路输出
不严重，通常不予考虑。 振铃幅度足够大时，就会在负载电路（接收端）的输
同时转换，则会得到Ⅳ倍的地电流，于是噪声脉冲的增 入端产生非法的电平过渡，使传送的信息出错，并可能
大也接近Ⅳ倍。
出现影响逻辑设计的寄生逻辑状态。在有些情况下，振
ｙ∞一￡∞掣ｃＬ 在工程实践中，可用下式估算噪声脉冲ｙ∞的大小： （３） ￡，∽ 式中，‘ｒ价为逻辑器件的上升（或下降）时间（１０％一９０％转 换时间），△ｙ为转换电压。‘，价和△ｙ的大小取决于逻辑 电路系列的性能指标，计算时取典型值。 实际上，这种地线噪声已成为现代数字系统中的主
电路的延时增加。而且，由于△，噪声在电源分配网络 的不同位置引起的电源电压下降不同，所以对不同位置 的缓冲器造成的延时增加也不同，这将使对数字电路的 时序分析变得更加复杂。 ４功耗增加 ４．１ ＴＴＬ反相器功耗增加
根据１ＴｒＬ反相器电源电流尖峰脉冲波形…２１，可求得 电源电流尖峰脉冲引起的功耗增加。在计算时，因输出 电平由高向低转换的过程中产生的电源电流尖峰脉冲 相对很小，故忽略不计。
为简化计算，可将电流尖峰脉冲近似为三角形脉冲，
要噪声源之一，其危害往往严重而复杂。除了上面的示 并认为尖峰电流的持续时间等于传输延迟时间￡眦。如果
从上述分析可见，△，噪声会引起电源电压波动。电 源电压波动造成的不良后果是多方面的、是严重的。考
接地面 图３逻辑器件内的引线（引脚）电感
当开关２接通时，负载电容Ｃ。对地放电。随着上电
个电流尖峰脉冲，记作ｋ。 压的下降，其存储的电荷流向地，在接地回路上形成一
随着放电电流建立然后衰减，这一电流变化通过接
与满幅值的输出电压相比，矿口叮通常较小。它不会
严重影响发送信号，但会严重干扰负载，影响对信号的 接收。因为对接收电路而言，ｙ∞脉冲就像是直接叠加
在输入信号上的噪声。
本刊邮箱：ｅｔａ＠ｎｃｓｅ．ｃｏｍ．ｃｎ
１１９
Fra Baidu bibliotek
万方数据
鞘丽匾面
以上是ＴｒＬ电路的情况。虽然ＣＭＯＳ电路的拓扑 阻（ｄ帅ｐｉｎｇ ｒｅｓｉｓｔｏｒ），所以该串联谐振电路引起的振铃
数字电路中△Ｊｌｒ噪声的危害
周胜海，刘百超 （信阳师范学院物理与电子工程学院，河南信阳，４６４０００）
摘要：为适应数字电子系统的发展需要，研究数字电路中△，噪声的特性和抑制△，噪声的技 术变得越来越重要。在△，噪声的产生过程及其基本特点的基础上，研究了△，噪声的主要危害。结果 表明，△，噪声主要引起数字系统的电源电压波动、电路内部噪声、输出波形畸变和传播延迟、功耗增 加、辐射发射等问题。
降，这是片上电源噪声的主要来源。除了造成可靠性降 低的风险外，电源网络的欧姆电压降也会影响系统的性 能，因为电源电压的一个很小的下降都可能造成延时的 明显增加。
无论是数字ＩＣ内部的电源分配网络的导线（目前 多用铝），还是数字系统中的电源分配网络－的导线（一般 用铜），都存在趋肤效应（ｓｋｉｎ ｅ雎ｃｔ）。趋肤效应使导线 的有效导电截面积随信号频率的升高而减小，使导线的
成使输出信号的上升时间和下降时间（‘和“）等于１ｎｓ。 由于电源和接地线是通过电源引线连到外部电源上的，
所以两根连线都具有一个寄生串联电感Ｌ。对于传统的
穿孔（ｔｈｒｏｕ出一ｈｏｌｅ）封装技术，其电感一般为２．５ｎＨ左
右。为简化分析，假设反相器的作用像一个电流源，以不 变的电流充（放）电负载电容。为达到ｌｎｓ的输出上升时
图ｌ电源地线上的欧姆电压降减小了噪声容限 部分导通，可能引起一个预充电的节点Ｘ意外放电。如果 连接的门是静态的，则有可能引起静态功耗。
本文在△，噪声的产生过程及其基本特点的基础
总之，来自片上逻辑电路和存储器及输入／输出（Ｉ，
上，研究△，噪声的主要危害。
Ｏ）引线上的电流脉冲会造成电源分配网络上产生电压
可知，地线噪声可能引起双重触发（误触发）。然而，从 外部观测时钟输入，显示的是一个完全干净的信号，错
低，进而使反相器的延时增加。 由于数字电路的输出端一般都有缓冲器，缓冲器与
误只出现在器件封装内部。
反相器的结构和性能基本相同，所以△，噪声将使数字
测试表明，７４ＨＣｌ７４（四触发器）中单个触发器输出 跳变引起噪声脉冲ｙ∞大约为１５０ｍＶ，而在７４Ｆ１７４上 引起的噪声脉冲ｙ∞是４００ｍＶ。进一步分析可知，这样 大的脉冲足以引起严重问题。
电路设计只能在一定程度上减小（而不可能消除）△，噪
声。△，噪声是数字电路固有的。数字电路中不同单元
产生的△，噪声会发生叠加，电路的规模越大，叠加出现
的可能性越大，造成的电流尖峰脉冲越强；△，噪声是宽 带噪声源，频谱宽度主要由电路的速度决定，速度越高， 频谱范围越宽；△，噪声同时产生传导骚扰和辐射骚扰， 电路的速度越高，辐射发射越强。
的噪声源是地线噪声和电源线噪声。 ２．１地线噪声
由△，噪声产生过程的分析可知，负载电容Ｇ在放 电时引起电流尖峰脉冲，该电流尖峰脉冲流经接地线。 由于接地线存在寄生电感，所以电流尖峰脉冲流经接地 线时，便产生噪声电压，即地线噪声（接地线还有寄生电 阻，但相对于寄生电感引起的噪声而言，其引起的噪声 要小得多，可以不予考虑）。
导线（１斗ｍ宽度）的电阻为ｌｋＱ。一个ｌｎ认／灿ｍ的电流将
欧姆电压降显著变大。
导致１Ｖ的电压降。这一电源电压波动将降低噪声容限，
１．２寄生电感引起的电源电压波动
并使电路各点的逻辑电平与离开电源端的距离有关。
电源分配网络还有寄生电感，数字ｌＣ的电源地线
如图ｌ所示，把一个离电源引线和地引线都很远的反 也有寄生电感。
过逻辑器件之间的驱动线耦合．，
。
到其他逻辑器件的输入端，幅
值很可能超过ＴＴＬ系列输入低
“
电平的上限值Ｏ．８Ｖ，从而造成
逻辑电路的误动作。
ＣＭＯＳ数字ＩＣ中电源电流
尖峰脉冲（△，噪声）经封装寄 生电感引起的电源电压波动如
图２ ＩＣ封装寄生电感
图２所示。图中电路是数字ＩＣ输出压焊块驱动器（ｏｕｔ．
ｐｕｔ ｐａｄ ｄｈｖｅｒ）的最后一级，它驱动一个１０ｐＦ的负载电 容，电压摆幅（ｖｏｌｔａｇｅ ｓ访ｎｇ）为２．５Ｖ。反相器的尺寸设计
源线（ＶＤＤ）或地线（ＩＣ内部互连线），其上每１斗ｍ宽度的
电流为１ⅡＡ。这一电流密度接近于一条铝线所能承受电
流的最大值，原因是电迁移（ｅｌｅｃｔｍｎＩＩｌｉ酬ｉｏｎ）的影响【３１。该
电阻随信号频率的升高而增大（尺。∞、／，）【４．５】。 由于△，噪声是宽带噪声源，所以趋肤效应会使电
源分配导线的电阻显著变大（相对于直流电阻），进而使
地引脚的电感起作用，在器件外的系统地平面与封装内
ｙ∞一Ｌ∞峄 的地之间感应产生了一个电压ｙＧＮＤ，其大小为：
（２）
虑到数字电路的规模越来越大及△，噪声的叠加性，这 一问题会变得更加严重。。。
一个数字系统要求对各个门电路提供稳定的电源 电压。为了确保正常工作，电源电压的波动应控制在几
《电子技术应用》２００６年第１０期
１电源电压波动． １．１寄生电阻引起的电源电压波动
数字ＩＣ内部和数字系统中都有电源分配网络。电 源分配网络的导线都有寄生电阻。电源电流尖峰脉冲 （△，噪声）通过电源分配网络时，会产生欧姆电压降。 从而引起电源电压波动。
对数字ＩＣ内部的电源分配网络，以目前流行的 “Ｖ蛐ｉｎａ”０．２５斗ｍ ＣＭＯＳ工艺为例，考虑一条长２ｃｍ的电
例外，边沿触发器的输入线（如复位和中断服务线）也特 别容易受到地线噪声的影响。地线噪声引起的ＥＭＩ辐射
每个周期中输出高、低电平持续的时间相等，在考虑电源 电流尖峰脉冲的影响之后，电源电流的平均值将为：
已成为一些数字电子产品不能通过相关的ＥＭＣ强制测 试认证的主要原因之一。 ２．２电源线噪声
由于电源分配网络有寄生电感和寄生电阻，因而当 △，噪声电流流过时，便产生噪声电压（自感电压和欧 姆电压降），即电源线噪声。
间和下降时间，所需要的平均电流为：
数字设计中必须解决的关键问题之一。 ２电路内部噪声
在模拟电路中，外界噪枣通常是关注的重点。而对 于数字电路，则内部噪声最值得关注。一般来说，产生内 部噪声源的原因包括地线噪声、电源线噪声、传输线
（ｔ舢ｓｉＩＩｌｉｓｓｉｏｎ ｌｉｎｅ）反射、串扰（ｃｒｏｓｓｔａｌｋ）等，其中最重要
１
１
，０ｃ＾ｖ＝｝（，Ｈ＋丘）＋告—，·￡咖·（昂一∞
关键词：△，噪声 电源波动地线噪声功耗增加辐射发射
随着数字电路向高集成度、高性能、高速度、低工作电
压、低功耗等方向发展，数字电路中的△，噪声的特性和抑
制△，噪声的技术成为一个亟待系统、深入研究的领域。
△，噪声的产生过程及其基本特点表明【ｌ，２】：△，噪
声是由数字电路的电路结构和工作过程决定的，恰当的
的瞬态电流和电压降。结果，内部电源电压与外部电源
电压有相当大的偏差。例如，如果一条输出总线的１６个
输出驱动器的电源线都连到同一条封装引线上，则它们 同时切换时会引起至少１．１ｖ的电压降。 １．３电源电压波动与时钟抖动
时钟是数字系统的核心之一。时钟的产生与分布对 系统的性能和功耗都有显著影响。时钟偏差（ｃｌｏｃｋ ｓｋｅｗ）和时钟抖动（ｃｌｏｃｋ ｊｉｔｔｅｒ）【６】是主要问题，它们会导 致数字系统的性能下降或工作出错。然而，电源电压波 动是引起时钟分布网络中抖动的主要原因【７１。
地线噪声可能破坏数字系统的正常工作。例如参考
文献【４】中所述，一个ｒＩ仉八Ｄ触发器，由单一时钟输
荡幅度可能超过电压的极限值，造成器件损坏【８１。 ３．２延时增加
入，驱动一组３２个存储器的芯片组。以每条输入线５ｐＦ 负载电容计算，每条地址线的容性负载为１６０ｐＦ。分析
△，噪声引起电源电压降低。由反相器的电路结构 和工作原理可知，电源电压降低使反相器的驱动能力降
相器连接到一个接近电源的器件上。由于电源地线上的电
电源电流尖峰脉冲（△，噪声）通过电感时，会产生
压降腑（欧姆电压降）引起的逻辑电平差可能使晶体管熙 感应电压，从而引起电源电压波动。
＋基金项目：河南省自然科学基金项目（０３ｌ１０１２５００）；河南省教育厅自然 科学研究计划项目（２００６５１００∞）
单个ｒＩｒｌｌＬ反相器引起的电源电流尖峰脉冲最小值 约为３０ｎ认【ｌ＇２１，设门电路的状态转换时间为２ｎ８，设电源