模拟CMOS集成电路设计第2章MOS器件物理基础
合集下载
模拟集成电路课件 第2章CMOS技术
重要指标
无源元件的温度特性通常用温度比例系数 TCF来表示
X是无源元件的电阻或电容 通常温度比例系数乘106，用每度百万分之几（即ppm/℃）为单 位 MOS器件的特性与温度之间的关系由公式可以看出，
vGS vT 0 0 vDS vGS VT 0 vGS VT vDS
Bi-CMOS工艺
Bi-CMOS同时包括双极和MOS晶体管的集成电路，它结 合了双极器件的高跨导、强驱动能力和CMOS器件的高 集成度、低功耗的优点，使它们互相取长补短、发挥 各自优点，制造高速、高集成度、性能好的 VLSI。
第2章CMOS技术
1.CMOS制造工艺 2.MOS器件的工作原理 3.MOS无源元件 4.CMOS技术的其他考虑
特点:寄生参量小，精度高。
金属-氧化物-多晶硅
第2章CMOS技术
1.CMOS制造工艺 2.MOS器件的工作原理 3.MOS无源元件 4.CMOS技术的其他考虑
4.CMOS技术的其他考虑
CMOS电路的闩锁（Latch-up）效应 MOS器件的温度特性 噪声
背栅效应 沟道长度调制效应 亚阈值特性 短沟效应
MOS管的阈值电压
VT是MOS晶体管的一个极其重要的参数
VT可在制造过程中加以控制
阈值电压大小取决于： 栅极材料 栅极绝缘材料 栅极绝缘层厚度
沟道掺杂浓度 源极与衬底之间电压 环境温度：随温度升高而降低 调节阈值电压大小方法： 用离子注入法改变沟道掺杂浓度 采用不同栅极绝缘材料
源/漏离子注入电阻
薄层电阻Rs在500—2000Ω／口 绝对误差精度土15％ 相对误差2％（5μm）0.15％（ 50 μm ） 温度系数400ppm/℃ 电压系数800ppm/V
无源元件的温度特性通常用温度比例系数 TCF来表示
X是无源元件的电阻或电容 通常温度比例系数乘106，用每度百万分之几（即ppm/℃）为单 位 MOS器件的特性与温度之间的关系由公式可以看出，
vGS vT 0 0 vDS vGS VT 0 vGS VT vDS
Bi-CMOS工艺
Bi-CMOS同时包括双极和MOS晶体管的集成电路，它结 合了双极器件的高跨导、强驱动能力和CMOS器件的高 集成度、低功耗的优点，使它们互相取长补短、发挥 各自优点，制造高速、高集成度、性能好的 VLSI。
第2章CMOS技术
1.CMOS制造工艺 2.MOS器件的工作原理 3.MOS无源元件 4.CMOS技术的其他考虑
特点:寄生参量小，精度高。
金属-氧化物-多晶硅
第2章CMOS技术
1.CMOS制造工艺 2.MOS器件的工作原理 3.MOS无源元件 4.CMOS技术的其他考虑
4.CMOS技术的其他考虑
CMOS电路的闩锁（Latch-up）效应 MOS器件的温度特性 噪声
背栅效应 沟道长度调制效应 亚阈值特性 短沟效应
MOS管的阈值电压
VT是MOS晶体管的一个极其重要的参数
VT可在制造过程中加以控制
阈值电压大小取决于： 栅极材料 栅极绝缘材料 栅极绝缘层厚度
沟道掺杂浓度 源极与衬底之间电压 环境温度：随温度升高而降低 调节阈值电压大小方法： 用离子注入法改变沟道掺杂浓度 采用不同栅极绝缘材料
源/漏离子注入电阻
薄层电阻Rs在500—2000Ω／口 绝对误差精度土15％ 相对误差2％（5μm）0.15％（ 50 μm ） 温度系数400ppm/℃ 电压系数800ppm/V
第二讲 CMOS器件物理
理想MOS二极管模拟集成电路设计基础CMOS器件物理夏温博•MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)是由一个MOS二极管与两个背对背相接的pn结组成。
•理解MOS二极管原理是深入理解MOSFET的基础。
•当一理想MOS二极管偏压为正或负时，半导体表面会出现三种情况。
•以p型半导体为例。
1北京航空航天大学电子信息工程学院夏温博592北京航空航天大学电子信息工程学院夏温博59CMOS器件物理CMOS器件物理•当V<0时，SiO2－Si界面处将产生超量的正载流子（空穴），进而在SiO2－Si界面处产生空穴堆积，此为积累（accumulation）现象。
•当外加一小量正电压时，由于场效应作用，排斥多子，形成耗尽区，此为耗尽（depletion）现象。
•当外加一更大的正电压时，栅极电压开始在SiO2－Si界面处吸引更多的负载流子（电子），当表面的电子（少子）数目远大于空穴（多子）时，表面呈现反型（inversion）。
反型现象的图示MOS 管构造的由来•由线性低频电路理论我们知道：利用电压控制电流源，可以实现信号放大的功能；why ？•对半导体物理学家或器件工程师来说，现在的任务就是如何利用现有材料和已知的物理效应来实现“电压控制电流源”，并且这个源要越理想越好；•这时，人们想到了利用反型效应。
北京航空航天大学电子信息工程学院夏温博595北京航空航天大学电子信息工程学院夏温博596CMOS 器件物理CMOS 器件物理如何增强这种控制效应？电流形成！•增大V1或V2Æ不由器件本身决定，属于外部电路条件；•在同样V1、V2的条件下，如何增大控制效应呢？•增大控制效应的一条途径：加大反型效应。
•故，减薄电介质的厚度可以有效地增强这种控制作用，这就是为何实际器件的SiO 2层很薄的原因；•同时带来什么问题？容易击穿，所以特征尺寸越小的工艺，其标准工作电压越小。
模拟集成电路设计教学大纲
模拟集成电路设计教学大纲目录一、课程开设目的和要求2二、教学中应注意的问题2三、课程内容及学时分配2第一章模拟电路设计绪论2第二章MOS器件物理基础2第三章单级放大器3第四章差动放大器3第五章无源与有源电流镜3第六章放大器的频率特性3第八章反馈3第九章运算放大器3高级专题3四、授课学时分配4五、实践环节安排4六、教材及参考书目5课程名称：模拟集成电路设计课程编号：055515英文名称：Analog IC design课程性质：独立设课课程属性：专业限选课应开学期：第5学期学时学分：课程总学时___48,其中实验学时一-一8。
课程总学分--3学生类别：本科生适用专业：电子科学与技术专业的学生。
先修课程：电路、模拟电子技术、半导体物理、固体物理、集成电路版图设计等课程。
一、教学目的和要求CMOS模拟集成电路设计课程是电子科学与技术专业（微电子方向）的主干课程，在教学过程中可以培养学生对在先修课程中所学到的有关知识和技能的综合运用能力和CMOS模拟集成电路分析、设计能力，掌握微电子技术人员所需的基本理论和技能，为学生进一步学习硕士有关专业课程和日后从事集成电路设计工作打下基础。
二、教学中应注意的问题1、教学过程中应强调基本概念的理解，着重注意引导和培养学生的电路分析能力和设计能力2、注重使用集成电路设计工具对电路进行分析仿真设计的训练。
3、重视学生的计算能力培养。
三、教学内容第一章模拟电路设计绪论本课程讨论模拟CMOS集成电路的分析与设计，既着重基本原理，也着重于学生需要掌握的现代工业中新的范例。
掌握研究模拟电路的重要性、研究模拟集成电路以及CMOS模拟集成电路的重要性，掌握电路设计的一般概念。
第二章MOS器件物理基础重点与难点：重点在于MOS的I/V特性以及二级效应。
难点在于小信号模型和SPICE模型。
掌握MOSFET的符号和结构，MOS的I/V特性以及二级效应，掌握MOS 器件的版图、电容、小信号模型和SPICE模型，会用这些模型分析MOS电路。
模拟cmos集成电路设计(拉扎维)第2章MOS器件物理基础
电流近似只 于W/L和VGS 有关， 不随 VDS变化
22
I/V特性—当VDS>VGS-VTH时
用作电流源或电流沉（current sink）
西电微电子学院－董刚－模拟集成电路设计
23
I/V特性—PMOS管
定义从D流 向S为正
PMOS管电流驱动能力比NMOS管差 0.8 m nwell：p=250cm2/V-s, n=550cm2/V-s
27
本讲
基本概念
简化模型－开关 结构 符号
I/V特性
阈值电压 I-V关系式 跨导
二级效应
体效应、沟道长度调制效应、亚阈值导电性
器件模型
版图、电容、小信号模型等
西电微电子学院－董刚－模拟集成电路设计
28
二级效应
前面VTH、I/V、gm等推导都是基于最简 单假设
忽略了VDS对L的影响等二级效应
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值
工艺确定后，VTH0就固定了，设计者无法改变
西电微电子学院－董刚－模拟集成电路设计
14
I/V特性－沟道随VDS的变化
西电微电子学院－董刚－模拟集成电路设计
15
I/V特性—推导I(VDS,VGS)
I Qd v
Qd WCox(VGS VTH)
dx
L
VD S
IDdx WCoxn[VGS V(x) VTH]dV
x 0
V0
ID
nCox
W L
[(VGS
VTH)VDS
1 2
VDS2 ]
西电微电子学院－董刚－模拟集成电路设计
模拟集成电路设计ch2 MOS器件物理基础
工作状态，MOS管所有pn 结必须反偏（或零偏）: *N-SUB必须接最高电位VDD！ *P-SUB必须接最低电位VSS！ *阱中MOSFET衬底常接源极S
Ch. 2 # 7
Design of Analog CMOS Integrated Circuits
例：判断制造下列电路的衬底类型
Ch. 2 # 8
2.2.1 NMOS器件的阈值电压VTH
(a)栅压控制的MOSFET，栅 和衬底形成一个电容器
(b) VG 增大，P衬底中的空穴被赶离 栅区而留下负离子，形成耗尽区
当VG大到一定程 度时，电子被吸引到 界面处，形成导电沟 道（反型层） (c)反型的开始 (d)反型层的形成 VTH定义为表面电子浓度等于衬底多子浓度时的VG Ch. 2 # 11
Ch. 2 # 12
Design of Analog CMOS Integrated Circuits
阈值电压VTH的调整
MOS管导通，VGS>VTH，若 VTH=0，则MOS不关断
在器件制造过程中，通过向沟 道区注入杂质来调整阈值电压 VTH0 ，即改变氧化层界面附近 衬底的掺杂浓度。 但工艺确定后，VTH0确定，设 计者无法改变
Design of Analog CMOS Integrated Circuits
2.1.3 MOS符号
四端器件，模拟设计中 常用，需明确B端连接
当B、S短接时，省掉B端
数字电路用，只需 区别MOS管类型
NMOS器件B接地，PMOS器件B接VDD MOS器件具有高输入阻抗 一般源漏对称，怎样区分？
推导时沟道未夹断：
VGD =VGS -VDS≥VTH ⇒ VDS≤VGS -VTH
Ch. 2 # 23
Ch. 2 # 7
Design of Analog CMOS Integrated Circuits
例：判断制造下列电路的衬底类型
Ch. 2 # 8
2.2.1 NMOS器件的阈值电压VTH
(a)栅压控制的MOSFET，栅 和衬底形成一个电容器
(b) VG 增大，P衬底中的空穴被赶离 栅区而留下负离子，形成耗尽区
当VG大到一定程 度时，电子被吸引到 界面处，形成导电沟 道（反型层） (c)反型的开始 (d)反型层的形成 VTH定义为表面电子浓度等于衬底多子浓度时的VG Ch. 2 # 11
Ch. 2 # 12
Design of Analog CMOS Integrated Circuits
阈值电压VTH的调整
MOS管导通，VGS>VTH，若 VTH=0，则MOS不关断
在器件制造过程中，通过向沟 道区注入杂质来调整阈值电压 VTH0 ，即改变氧化层界面附近 衬底的掺杂浓度。 但工艺确定后，VTH0确定，设 计者无法改变
Design of Analog CMOS Integrated Circuits
2.1.3 MOS符号
四端器件，模拟设计中 常用，需明确B端连接
当B、S短接时，省掉B端
数字电路用，只需 区别MOS管类型
NMOS器件B接地，PMOS器件B接VDD MOS器件具有高输入阻抗 一般源漏对称，怎样区分？
推导时沟道未夹断：
VGD =VGS -VDS≥VTH ⇒ VDS≤VGS -VTH
Ch. 2 # 23
模拟cmos集成电路设计(拉扎维)第2章MOS器件物理基础PPT课件
Q d ( x ) W o ( V x G C V S ( x ) V T )H
西电微电子学院－董刚－模拟集成电路设计
16
I/V特性—推导I(VDS,VGS)
I D W o [ V G x C V S ( x ) V T ] v H
Givv E ea nn E (x d ) d(x V ) dx d(x V )
数字电路设计师一般不需要进入器件内 部，只把它当开关用即可
AIC设计师必须进入器件内部，具备器 件物理知识
❖MOS管是AIC的基本元件 ❖MOS管的电特性与器件内部的物理机制密
切相关，设计时需将两者结合起来考虑
器件级与电路级联系的桥梁？
❖器件的电路模型
西电微电子学院－董刚－模拟集成电路设计
5
本讲
基本概念
I D n C o W L ( x V G V T S ) V D H , V D S 2 S ( V G V T S )
等效为一个线性电阻
RONnCoxW L(V 1GSVTH)
在AIC设计中会用到
西电微电子学院－董刚－模拟集成电路设计
深三极管区
19
I/V特性—当VDS>VGS-VTH时？
与电源无关、与温度无关、PTAT电流、 恒Gm、速度与噪声
西电微电子学院－董刚－模拟集成电路设计
2
上一讲
研究模拟电路的重要性 模拟电路设计的难点 研究AIC的重要性 研究CMOS AIC的重要性 电路设计一般概念
❖抽象级别 ❖健壮性设计 ❖符号
西电微电子学院－董刚－模拟集成电路设计
3
上一讲
数字电路无法完全取代模拟电路，模拟 电路是现代电路系统中必不可少的一部 分
提供载流子的端口为源，收集载流子的端口为漏
CMOS模拟集成电路的设计ch2器件物理课件
开关管 恒流源 放大管 分别处在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
16
怎么判断MOSFET处在什么工作区？
方法一： 比较源漏电压 Vds和过饱和电 压Vsat的高低
方法二： （源极电压不 方便算出时） 比较栅极Vg和 漏端Vd的电压 高低
管 子 导 通 ,且 V D S V G S V T H 时 ， 则 管 子 进 入 线 性 区 相 反 是 饱 和 区
模拟CMOS集成电路设 计
第 2 章 MOS器件物理基础
CMOS模拟集成电路的设计ch2器件物理
1
2.1 基本概念
漏（D: drain）、 栅（G: gate）、
G
源（S: source）、衬底（B: bulk）
S
MOSFET：一个低功耗、高效率的开关
CMOS模拟集成电路的设计ch2器件物理
2
MOS符号
变化的能力。反映了器件的灵敏度
——VGS对ID的控制能力CMO。S模拟集成电路的设计ch2器件物理
14
gm ID VGSVDScontsant
nCoxW L(VGSVTH)
2nCox
W L
ID
2ID VGS VTH
CMOS模拟集成电路的设计ch2器件物理
15
到此为止，我们已经学习了MOSFET的三种用途：
17
思考题 图中MOS管的作用是什么？应该工作在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
18
即NMOS开关不能传递最高电位，仅对低电位是比较理想的开关 相对的，PMOS开关不能传递最低电位，仅对高电位是比较理想的开关
CMOS模拟集成电路的设计ch2器件物理
19
CMOS模拟集成电路的设计ch2器件物理
16
怎么判断MOSFET处在什么工作区？
方法一： 比较源漏电压 Vds和过饱和电 压Vsat的高低
方法二： （源极电压不 方便算出时） 比较栅极Vg和 漏端Vd的电压 高低
管 子 导 通 ,且 V D S V G S V T H 时 ， 则 管 子 进 入 线 性 区 相 反 是 饱 和 区
模拟CMOS集成电路设 计
第 2 章 MOS器件物理基础
CMOS模拟集成电路的设计ch2器件物理
1
2.1 基本概念
漏（D: drain）、 栅（G: gate）、
G
源（S: source）、衬底（B: bulk）
S
MOSFET：一个低功耗、高效率的开关
CMOS模拟集成电路的设计ch2器件物理
2
MOS符号
变化的能力。反映了器件的灵敏度
——VGS对ID的控制能力CMO。S模拟集成电路的设计ch2器件物理
14
gm ID VGSVDScontsant
nCoxW L(VGSVTH)
2nCox
W L
ID
2ID VGS VTH
CMOS模拟集成电路的设计ch2器件物理
15
到此为止，我们已经学习了MOSFET的三种用途：
17
思考题 图中MOS管的作用是什么？应该工作在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
18
即NMOS开关不能传递最高电位，仅对低电位是比较理想的开关 相对的，PMOS开关不能传递最低电位，仅对高电位是比较理想的开关
CMOS模拟集成电路的设计ch2器件物理
19
CMOS模拟集成电路设计ch2器件物理 共42页
ID =0
6
2. 线性区 triode or linear region
当 V G S V T H ,且 V D S V G S V T H 时 MOSFET 处于线性区
7
Derivation of I/V Characteristics
I Qd v Q d W o(V x C G S V T)H Q d ( x ) W o ( V x G C V S ( x ) V T )H
1
ID
2L
25
亚阈值导电性（弱反型）
在初步分析MOSFET的时候，我们假设当VGS < VTH时， 器件会突然关断，即ID会立即减小到零；但实际上当VGS 略小于VTH 时，有一个“弱”的反型层存在，ID大小随
VGS下降存在一个“过程”，与VGS呈指数关系：
26
2.4 MOS器件电容
分析高频交流特性时 必须考虑寄生电容的影响 根据物理结构，可以把 MOSFET的寄生电容分为：
模拟CMOS集成电路设计
第 2 章 MOS器件物理基础
2.1 基本概念
漏（D: drain）、 栅（G: gate）、
G
源（S: source）、衬底（B: bulk）
S
MOSFET：一个低功耗、高效率的开关
D
2
MOS符号
模拟电路中常用符号
数字电路中常用
MOSFET是一个四端器件
3
2.2 MOS的I/V特性
2. 右图中MOSFET的过饱和电压是多少？管子处于什么工 作区？
R
Vb=1V
Vds=0.5V
40
3. 如图所示，Vin随时间线性增加。在不考虑沟调效应，需考 虑体效应的前提下，画出Vout随时间的曲线。
2 第二章 MOS器件物理基础
2010-3-161 CMOS模拟集成电路设计第二章MOS器件物理基础金湘亮博士xiangliangjin@2010-3-1622010-3-1632010-3-1642010-3-165CMOS模拟集成电路设计内容简介⏹集成电路的学习方法探讨⏹WHY⏹内容简介2010-3-1662010-3-1672010-3-1682010-3-1692010-3-16102010-3-16112010-3-1612问题的提出：Vg的值是多少时器件导通？也就是阈值电压是多少？在管子导通/截止时源漏电阻是多少？电阻和各端电压是什么关系？源漏间是否可以只用一个简单的模型？管子的速度由什么决定？2010-3-16132010-3-16142010-3-1615MOSFET2010-3-1616开启电压：沟道形成的栅－源电压。
)(th GS U ++++++2010-3-1617(2)对的影响.DS th GS GS u U u 时)(>D i )(th GS GS DS U u u -<①(th GS GS DS U u u -=②(th GS GS DS U u u ->③↑DS u →线性增大D i →沟道从s-d 逐渐变窄↑DS u (GS GD U u =→→沟道预夹断↑DS u →夹断区延长→几乎不变D i →恒流区2010-3-16183. 特性曲线与电流方程2)(1⎪⎪⎭⎫ ⎝⎛-=th GS GS DO D UuI i 时的是，其中，th GS GS DO i U u I )(2=2010-3-16192010-3-1620DQDOthGSmDQDDDOthGSUthGSGSthGSDOUGSDIIUgIiiIUUuUIuiDSDS)()()()(2.212=⇒≈=⎪⎪⎭⎫⎝⎛-=∂∂小信号作用时，2010-3-1621 2.1 MOSFET的基本概念2.1.1 MOSFET阈值电压是多少？当器件导通时，漏源之间的电阻有多大？这个电阻与端电压的关系是怎样的？总是可以用简单的线性电阻来模拟漏和源之间的通道？器件的速度受什么因素限制？2010-3-16221. MOSFET的三种结构简图图2.1 NMOS FET结构简图2.1.2 MOSFET的结构2010-3-1623图2.2 PMOS FET结构简图2010-3-1624图2.3 CMOS FET的结构简图2010-3-16252. MOS FET结构尺寸的通用概念W: gate widthL drawn(L): gate length(layout gate length)S,D,G,B: source,drain,gate,body(bulk)2010-3-1626 D SNMOS PMOS2010-3-1627(a) V=02010-3-1628(b) V GS>0(c)2010-3-1629(d)V G↑多晶硅和硅衬底的功函数差费米势,MOS强反型时的表面势为费米势的2倍耗尽区电荷(2.1)2010-3-16302010-3-16312010-3-1632MOS结构等效为一个由poly-Si和反型沟道构成的平板电2010-3-1633如果从S到D有一电压差VDS，假设平板电容在L方向上x点的2010-3-1634⎦⎣2L2010-3-1635(2.7)）电压，只有过驱动电压⎦22010-3-16362010-3-1637)(TH GS ox n DDS on V V LW C I V R -==μ1(2.9)此时D, S 间体现为一个电阻，其阻值为：2010-3-1638称为“压控晶体管”。
第二章 MOS器件的物理基础
22
2.2 MOS的I/V特性
2.2.4 I/V特性总结：
VDS < VGS − VTH 线性区
红色部分：沟道在源 漏之间连续存在
VDS ≥ VGS − VTH 饱和区
灰色部分：沟道在某点被夹 断，用作恒流源
MOS的I/V特性曲线
CMOS模拟集成电路设计 第二章 MOS器件物理基础
VDS << 2(VGS − VTH ) 深线性区
VG
S
VD
n+ 0 P型衬底
x=L' L
n+
V ( x) = VGS − VTH
V DS ≥ VGS − VTH 时， 反型层在沟道中某点x处被夹断
CMOS模拟集成电路设计 第二章 MOS器件物理基础
Copyright 2011 Zhengran
21
2.2 MOS的I/V特性
当 VDS > VGS − VTH 时，则 VGD = VGS − VDS < VTH ，也就意味着沟道在 漏端不存在。 沟道在x点被夹断，将式（课本2.7）的积分区间换 VGS − VTH ]，得到： 为[0，
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuits
Feb.2011 郑然 zhengran@
西北工业大学航空微电子中心 教育部嵌入式系统集成工程研究中心
第二章 MOS器件的物理基础
CMOS模拟集成电路设计 第二章 MOS器件物理基础
13
2.2 MOS的I/V特性
四个合理的假设： 一、电流的大小由沟道内移动的电荷决定。 二、沟道中某点垂直于沟道的电场决定了该点移动电荷的 数量。 三、载流子的运动速率与横向电场大小成正比 v = µE。 四、认为 VGS = VTH 时反型层开始形成。 注意：栅极电势和沟道中某点的电势之差决定了该点 垂直于沟道的电场
第二章MOS器件物理基础2-3
（a）为理想小信号模型
（b）用独立电流源表示沟道长度调制效应
饱和区MOS管的漏极电流是栅源电压的函数，即为一个压控电流源，电 流值为gmVGS，且由于栅源之间的低频阻抗很高，因此可得到一个理想的 MOS管的小信号模型，如图（a）所示。 考虑沟道调制效应，漏电流随漏-源电压变化，用一个压控电流源模拟， 如图（b）所示。若电流与电压成线性关系，则该电流源等效为一个线性 阻抗ro ，如图（c）所示。
第二章mos器件物理基础23mos器件mos器件尺寸缩小规则半导体器件物理基础半导体物理与器件基础半导体器件物理半导体物理与器件半导体器件物理与工艺半导体物理与器件答案半导体器件物理答案
MOS管交流小信号模型---低频
小信号是指对偏置的影响非常小的信号。 • 由于在很多模拟电路中，MOS管被偏置在饱和区，所以主要 推导出在饱和区的小信号模型。
1）忽略衬底偏置效应
利用图示小信号等效电路，有： V= V1，I＝V/ro＋gmV1，所以小 信号工作时MOS二极管可近似为一个电阻，其值为：
V 1 1 // ro I gm gm
2）考虑衬底偏置效应 • 如果考虑体效应，如下图左所示，由于衬底接地电位，则有：V1＝－V， Vbs＝－V，其等效电路如下图右所示。
例：求下列电路的低频小信号电阻(γ＝0)
Vgs VX I X RD
VX ( I X g mVgs )ro I X RD ( I X g m RD I X g mVX ) ro I X RD
(1 gmro )VX (ro RD gm RD ro ) I X
(一) 直流电阻 • NMOS管的直流电阻为：
VDS VGS VGS Ron ID I D K N (VGS VTHN ) 2
模拟CMOS集成电路设计第2章MOS器件物理基础
MOS器件物理基础 Ch. 2 # 28
MOS管的开启电压VT及体效应
V T H = V T H 0 + γ2 Φ F + V S B -2 Φ F,γ =2 q ε s i N s u b C o x
体效应系数， VBS＝0时，＝0
源极跟随器 无体效应 有体效应 一般，体效应使设计复杂化
MOS器件物理基础 Ch. 2 # 29
第二章 MOS器件物理基础
MOS器件物理基础 Ch. 2 # 1
MOSFET的结构
MOS器件物理基础 Ch. 2 # 2
MOSFET的结构
Ldrawn：沟道总长度 LD：横向扩散长度
衬底 （bulk、body）
Leff：沟道有效长度， Leff＝ Ldrawn－2 LD
MOS器件物理基础 Ch. 2 # 3
对于 的典型值，在室温下，要使I D 下降一个数量级，VGS 必须下降M约OS8器0件mC物Vh.理。2基# 3础7
NMOS管的电流公式
ID 0 截至区，Vgs<VTH
ID=n C 2 o L xW [2 (V G S-V T H )V D S-V D S 2]
线性区,Vgs >VTH VDS< Vgs - VTH
ID= nC 2o L xW(VG S-VTH)2
饱和区,Vgs >VTH VDS >Vgs - VTH
寄生二极管
MOS器件物理基础 Ch. 2 # 5
例：判断制造下列电路的衬底类型
MOS器件物理基础 Ch. 2 # 6
NMOS器件的阈值电压VTH
(a)栅压控制的MOSFET (c)反型的开始
(b)耗尽区的形成
(d)反型层的形成
MOS管的开启电压VT及体效应
V T H = V T H 0 + γ2 Φ F + V S B -2 Φ F,γ =2 q ε s i N s u b C o x
体效应系数， VBS＝0时，＝0
源极跟随器 无体效应 有体效应 一般，体效应使设计复杂化
MOS器件物理基础 Ch. 2 # 29
第二章 MOS器件物理基础
MOS器件物理基础 Ch. 2 # 1
MOSFET的结构
MOS器件物理基础 Ch. 2 # 2
MOSFET的结构
Ldrawn：沟道总长度 LD：横向扩散长度
衬底 （bulk、body）
Leff：沟道有效长度， Leff＝ Ldrawn－2 LD
MOS器件物理基础 Ch. 2 # 3
对于 的典型值，在室温下，要使I D 下降一个数量级，VGS 必须下降M约OS8器0件mC物Vh.理。2基# 3础7
NMOS管的电流公式
ID 0 截至区，Vgs<VTH
ID=n C 2 o L xW [2 (V G S-V T H )V D S-V D S 2]
线性区,Vgs >VTH VDS< Vgs - VTH
ID= nC 2o L xW(VG S-VTH)2
饱和区,Vgs >VTH VDS >Vgs - VTH
寄生二极管
MOS器件物理基础 Ch. 2 # 5
例：判断制造下列电路的衬底类型
MOS器件物理基础 Ch. 2 # 6
NMOS器件的阈值电压VTH
(a)栅压控制的MOSFET (c)反型的开始
(b)耗尽区的形成
(d)反型层的形成
模拟CMOS集成电路设计：基本MOS元件物理
1
Ron
nCox
W L
(VGS
VTH
)
類比CMOS積體電路設計 第二章 基本MOS元件物理
27
例題 2.1
如圖2.14(a)所示，繪出 M1 之開啟電阻和之關係圖。假設 μnCox= 50 μA/V2，W/L= 10，VTH= 0.7V。注意其汲極端為開啟狀態。
答：
因為汲極端被開啟，ID= 0 且 VDS= 0，因此如果元件開啟時，將操作於
1 2
nCox
附錄A
MOS元件做為電容器之特性
類比CMOS積體電路設計 第二章 基本MOS元件物理
13
學習積體電路設計的方法
1. 以量子力學開始，並了解固態物理、半導體元件物 理、元件模型，最後則是電路的設計。
2. 將每個半導體元件視為一黑盒子，其特性皆以端點 電壓和電流表示，因此不需要注意元件內部運作更 可設計電路。
21
PFET的開啟
在PFET中形成反轉層。
類比CMOS積體電路設計 第二章 基本MOS元件物理
22
I/V特性圖之推導(一)
考慮一攜帶電流 I 之半導體柱，沿著電流方 向之電荷密度為 Qd，其電荷速度為 v。則
I=Qd．v
類比CMOS積體電路設計 第二章 基本MOS元件物理
23
I/V特性圖之推導(二)
(a)閘電壓驅動之MOSFET；(b)空乏區之形成； (c)初始的反轉層；(d)反轉層形成。
類比CMOS積體電路設計 第二章 基本MOS元件物理
20
臨界電壓
VTH
MS
2 F
Qdep Cox
Qdep 4q si F Nsub
VTH 臨界電壓為界面反轉時之閘極電壓。
第2章 MOS器件物理基础1
VDS cons tant
2 ID gm VGS VTH
2 nCox
W D L
I
28
跨导 gm-I/V特性推导 2.2 MOS的I/V 特性
W g n C ox (VGS VTH ) 饱和区时： m L
线性区时：g m V GS
W 1 2 n C ox 2 ( V V ) V V GS TH DS DS L 2 W nCox VDS L
M2 Vb
VDD R Vo
A Vi M1
32
2.3 二级效应-体效应
当衬底Vb相对源极Vs更负时， Qb增加，Vth增加
Vth Vth0 2 f V BS 2 f
2q si N sub Cox
其中Vth0是在无体效应时的阈值电压，γ称为体效 应因子，大小由衬底浓度与栅氧厚度决定，其典型值在 0.3到0.4V1/2，工艺一定其值一定。
ID 三极管区 饱和区 VGS3 VGS2 VGS1
VGS1-Vth VGS2-Vth VGS3-Vth
VDS
27
跨导 gm-I/V特性推导 2.2 MOS的I/V 特性
跨导是表示MOS的电压转变成电流的能力，
即VGS对IDS的控制能力，IDS对VGS变化的灵敏度
ID gm VGS
nCox W (VGS VTH ),饱和区时 L
VDS ,VGS C
I D Vth * Vth VBS
2
I D K N VGS Vth 2K N VGS Vth Vth Vth
所以
g mb
Vth Vth g 2 K N VGS Vth m V V BS BS
2 ID gm VGS VTH
2 nCox
W D L
I
28
跨导 gm-I/V特性推导 2.2 MOS的I/V 特性
W g n C ox (VGS VTH ) 饱和区时： m L
线性区时：g m V GS
W 1 2 n C ox 2 ( V V ) V V GS TH DS DS L 2 W nCox VDS L
M2 Vb
VDD R Vo
A Vi M1
32
2.3 二级效应-体效应
当衬底Vb相对源极Vs更负时， Qb增加，Vth增加
Vth Vth0 2 f V BS 2 f
2q si N sub Cox
其中Vth0是在无体效应时的阈值电压，γ称为体效 应因子，大小由衬底浓度与栅氧厚度决定，其典型值在 0.3到0.4V1/2，工艺一定其值一定。
ID 三极管区 饱和区 VGS3 VGS2 VGS1
VGS1-Vth VGS2-Vth VGS3-Vth
VDS
27
跨导 gm-I/V特性推导 2.2 MOS的I/V 特性
跨导是表示MOS的电压转变成电流的能力，
即VGS对IDS的控制能力，IDS对VGS变化的灵敏度
ID gm VGS
nCox W (VGS VTH ),饱和区时 L
VDS ,VGS C
I D Vth * Vth VBS
2
I D K N VGS Vth 2K N VGS Vth Vth Vth
所以
g mb
Vth Vth g 2 K N VGS Vth m V V BS BS
MOS器件物理基础
IDp C oW x L (V G S V T)H V D S1 2V D2S
ID1 2 pC ox W L '(V G SV TH )2
2024/1/13
35
若 L'L,那么工作在饱和区的MOSFET构成一个
连接源和漏的电流源,如图2.17所示.
I11 2 nC oxW L '(V GS V TH )2
(2.9)
2024/1/13
28
2 9式表示：
a：在满足 VDS 2 (VG SVTH )的条件下;MOS管体现出 线性电阻的特性;其直流电阻与交流动态电阻相等;
b：该线性电阻大小取决与VGS;即调节VGS;可调节电阻 的大小; 因此我们常常把工作在这种区域的晶体管称为 压控晶体管;
2024/1/13
2024/1/13
7
FET放大电路的动态分析
一 FET的低频小信号等效模型
iDfu G,S u DS dDi u iG DS U Dd S G u S u iD DS U Gd S D uS
令
iD uGS
g U DS
m
iD u DS
1 U GS
rds
1 Id gmUgsrdsUds
2024/1/13
26
25
＊分析： IDn C oW x L (V G S V T)H V D S1 2V D2S
令 I D 0 ;求得各抛物线的极
V DS
大值在 VDS (VGS VTH 点)上;
且相应各峰值电流为:
ID ,ma x 1 2nC ox W L(V G SV TH )2 2 7
Chapter 2 MOS器件物理基础
201FET 的IV 特性 MOSFET 的二级效应 MOSFET 的结构电容 MOSFET 的小信号模型
ID1 2 pC ox W L '(V G SV TH )2
2024/1/13
35
若 L'L,那么工作在饱和区的MOSFET构成一个
连接源和漏的电流源,如图2.17所示.
I11 2 nC oxW L '(V GS V TH )2
(2.9)
2024/1/13
28
2 9式表示：
a：在满足 VDS 2 (VG SVTH )的条件下;MOS管体现出 线性电阻的特性;其直流电阻与交流动态电阻相等;
b：该线性电阻大小取决与VGS;即调节VGS;可调节电阻 的大小; 因此我们常常把工作在这种区域的晶体管称为 压控晶体管;
2024/1/13
2024/1/13
7
FET放大电路的动态分析
一 FET的低频小信号等效模型
iDfu G,S u DS dDi u iG DS U Dd S G u S u iD DS U Gd S D uS
令
iD uGS
g U DS
m
iD u DS
1 U GS
rds
1 Id gmUgsrdsUds
2024/1/13
26
25
＊分析： IDn C oW x L (V G S V T)H V D S1 2V D2S
令 I D 0 ;求得各抛物线的极
V DS
大值在 VDS (VGS VTH 点)上;
且相应各峰值电流为:
ID ,ma x 1 2nC ox W L(V G SV TH )2 2 7
Chapter 2 MOS器件物理基础
201FET 的IV 特性 MOSFET 的二级效应 MOSFET 的结构电容 MOSFET 的小信号模型
第二章MOS器件物理基础2-4
MOS器件模型
MOS管的器件电容（1）
电容分为以下几类：
（1）栅与沟道之间的栅氧电容C1=WLCox，Cox为单位面积栅氧电容εox/tox； （2）衬底和沟道之间的耗尽层电容 C2 WL q si N sub 4 F （3）多晶硅与源和漏交叠产生的交叠电容C3和C4。
由于是环状的电场线， C3与C4不能简单地写成WdCox，需通过更复杂的 计算才能得到，且它的值与衬底偏置有关。
C j C j 0 1 VR B m
VR：通过PN结的反偏电压 Cj0：PN结在零偏时的结电容（与衬底浓度有关） ΦB ：漏源区与衬底间PN结的内建电势
m：底面电容的梯度因子，一般取介于0.3与0.4间的数
MOS管的器件电容（3）
计算图示两种结构中源和漏的结电容
对于图a: CD B CSB WEC j 2(W E)C jsw
C表示栅极输入电容，该电容正比于WLCox 。
gm mCv gs g m vgs f m 2C
n fm (VGS VTH ) 2 2L
MOS管的最高工作频率与沟道长度的平方成反比，因此，减小MOS管 的沟道长度能很显著地提高工作频率 。 例如，MOS管L=0.25μm时，工作频率约40GHz，若L缩小到0.1μm时，工 作频率可达118GHz，说明深亚微米MOS器件可以满足射频电路的要求。
D
MOS管的电容随栅源电压的变化－截止区
漏源之间不存在沟道，则：
栅源、栅漏之间的电容为： CGD CGS CovW Cov：单位宽度的交叠电容。 栅与衬底间的电容为栅氧电容与耗尽区电容之间的串 联：
G
CGD
CDB
B
CGS
C SB CGB S
MOS管的器件电容（1）
电容分为以下几类：
（1）栅与沟道之间的栅氧电容C1=WLCox，Cox为单位面积栅氧电容εox/tox； （2）衬底和沟道之间的耗尽层电容 C2 WL q si N sub 4 F （3）多晶硅与源和漏交叠产生的交叠电容C3和C4。
由于是环状的电场线， C3与C4不能简单地写成WdCox，需通过更复杂的 计算才能得到，且它的值与衬底偏置有关。
C j C j 0 1 VR B m
VR：通过PN结的反偏电压 Cj0：PN结在零偏时的结电容（与衬底浓度有关） ΦB ：漏源区与衬底间PN结的内建电势
m：底面电容的梯度因子，一般取介于0.3与0.4间的数
MOS管的器件电容（3）
计算图示两种结构中源和漏的结电容
对于图a: CD B CSB WEC j 2(W E)C jsw
C表示栅极输入电容，该电容正比于WLCox 。
gm mCv gs g m vgs f m 2C
n fm (VGS VTH ) 2 2L
MOS管的最高工作频率与沟道长度的平方成反比，因此，减小MOS管 的沟道长度能很显著地提高工作频率 。 例如，MOS管L=0.25μm时，工作频率约40GHz，若L缩小到0.1μm时，工 作频率可达118GHz，说明深亚微米MOS器件可以满足射频电路的要求。
D
MOS管的电容随栅源电压的变化－截止区
漏源之间不存在沟道，则：
栅源、栅漏之间的电容为： CGD CGS CovW Cov：单位宽度的交叠电容。 栅与衬底间的电容为栅氧电容与耗尽区电容之间的串 联：
G
CGD
CDB
B
CGS
C SB CGB S
第二章 CMOS器件基础
工艺决定； ★ 多晶硅栅和源漏端一般连接到具有低电阻和电容的金属铝互连线上， 因此每个区域有一个或多个接触孔。多晶硅栅要超出沟道区域一定量以确 保晶体管的边缘有安全的定界。 ★ 源漏结在晶体管性能中起着重要的作用，为了使它们的面积最小，每 个结的面积必须最小。
★ M1和M2在C点共用一个S/D结，M2和M3在N点共用一个S/D结。 ★ M3的多晶硅栅不能直接连接到M1的源极，因此需要金属互连。
MOS管的电流方程
NMOS
PMOS
MOS管的电流方程
1. 迁移率
μn: 电子迁移率 μp: 空穴迁移率 若 μn≈ 1300 cm2/s·V μp≈500 cm2/s·V 则： μn /μp=2.6 一般情况下， μn /μp=2~4，空穴迁移率小于电子迁移率。 因此，PMOS器件具有较低的电流驱动能力，工作速度比 NMOS要慢。
MOS管的电流方程
3. W/L,沟道宽度和沟道长度之比 电流与器件宽长比成正比。 器件的最小沟道长度Lmin标志着工艺水平，W 表示器件的大小，W越大，管子电流越大，导电能 力越强，等效电阻越小。
MOS管的电流方程
4. VTHN，VTHP为开启电压，假设VDD=5V 增强型NMOS管 VTHN≈（0.14~0.18）VDD ≈（0.7~0.9）V 增强型PMOS管 VTHP≈-0.16VDD ≈-0.8V 通过工艺控制可以将阈值电压降低，从而使器 件适合于低电源工作。
阱：局 部衬底
★ MOSFET ： Metal-Oxide Semiconductor Field-Effect Transistor，金属氧化物半导体场效应管 ★ CMOS : 互补MOS ★ n型MOSFET ：载流子为电子；p型MOSFET ：载流子为空穴
★ M1和M2在C点共用一个S/D结，M2和M3在N点共用一个S/D结。 ★ M3的多晶硅栅不能直接连接到M1的源极，因此需要金属互连。
MOS管的电流方程
NMOS
PMOS
MOS管的电流方程
1. 迁移率
μn: 电子迁移率 μp: 空穴迁移率 若 μn≈ 1300 cm2/s·V μp≈500 cm2/s·V 则： μn /μp=2.6 一般情况下， μn /μp=2~4，空穴迁移率小于电子迁移率。 因此，PMOS器件具有较低的电流驱动能力，工作速度比 NMOS要慢。
MOS管的电流方程
3. W/L,沟道宽度和沟道长度之比 电流与器件宽长比成正比。 器件的最小沟道长度Lmin标志着工艺水平，W 表示器件的大小，W越大，管子电流越大，导电能 力越强，等效电阻越小。
MOS管的电流方程
4. VTHN，VTHP为开启电压，假设VDD=5V 增强型NMOS管 VTHN≈（0.14~0.18）VDD ≈（0.7~0.9）V 增强型PMOS管 VTHP≈-0.16VDD ≈-0.8V 通过工艺控制可以将阈值电压降低，从而使器 件适合于低电源工作。
阱：局 部衬底
★ MOSFET ： Metal-Oxide Semiconductor Field-Effect Transistor，金属氧化物半导体场效应管 ★ CMOS : 互补MOS ★ n型MOSFET ：载流子为电子；p型MOSFET ：载流子为空穴
拉扎维模拟CMOS集成电路设计(前十章全部课件)
Cox：单位面积栅氧化层电容
Φ MS：多晶硅栅与硅衬底功函数之差 Qdep耗尽区的电荷,是衬源电压VBS的函数
模拟集成电路设计绪论 Ch. 1 # 23
重邮光电工程学院
MOS管的开启电压VT及体效应
VTH VTH0 2F VSB 2 F ,
2qsiNsub Cox
（a）自然界信号的数字化 （ b）增加放大器和滤波器以提高灵敏度
模拟集成电路设计绪论 Ch.1# 3
重邮光电工程学院
数字通信
数字信号通过有损电缆的衰减和失真
失真信号需放大、滤波和数字化后才再处理
模拟集成电路设计绪论 Ch.1# 4
重邮光电工程学院
数字通信
1 0
11
10 01
00
使用多电平信号以减小所需的带宽 组合二进制数据 DAC 多电平信号 ADC 确定所传送电平
模拟集成电路设计绪论 Ch. 1 # 4
重邮光电工程学院
MOS器件符号
MOS管等效于一个开关!
模拟集成电路设计绪论 Ch. 1 # 5
重邮光电工程学院
MOS器件的阈值电压VTN（P）
(a)栅压控制的MOSFET
(c)反型的开始
(b)耗尽区的形成
(d)反型层的形成
模拟集成电路设计绪论 Ch. 1 # 6
源极跟随器
无体效应
有体效应
模拟集成电路设计绪论 Ch. 1 # 24
重邮光电工程学院
MOSFET的沟道调制效应
模拟集成电路设计绪论 Ch. 1 # 25
重邮光电工程学院
MOSFET的沟道调制效应
L
L’
L' L L 1 1/ L' (1 L / L) L 1 1/ L' (1 V DS ), VDS L / L L nCox W ID (VGS VTH )2 (1 VDS) 2 L
Φ MS：多晶硅栅与硅衬底功函数之差 Qdep耗尽区的电荷,是衬源电压VBS的函数
模拟集成电路设计绪论 Ch. 1 # 23
重邮光电工程学院
MOS管的开启电压VT及体效应
VTH VTH0 2F VSB 2 F ,
2qsiNsub Cox
（a）自然界信号的数字化 （ b）增加放大器和滤波器以提高灵敏度
模拟集成电路设计绪论 Ch.1# 3
重邮光电工程学院
数字通信
数字信号通过有损电缆的衰减和失真
失真信号需放大、滤波和数字化后才再处理
模拟集成电路设计绪论 Ch.1# 4
重邮光电工程学院
数字通信
1 0
11
10 01
00
使用多电平信号以减小所需的带宽 组合二进制数据 DAC 多电平信号 ADC 确定所传送电平
模拟集成电路设计绪论 Ch. 1 # 4
重邮光电工程学院
MOS器件符号
MOS管等效于一个开关!
模拟集成电路设计绪论 Ch. 1 # 5
重邮光电工程学院
MOS器件的阈值电压VTN（P）
(a)栅压控制的MOSFET
(c)反型的开始
(b)耗尽区的形成
(d)反型层的形成
模拟集成电路设计绪论 Ch. 1 # 6
源极跟随器
无体效应
有体效应
模拟集成电路设计绪论 Ch. 1 # 24
重邮光电工程学院
MOSFET的沟道调制效应
模拟集成电路设计绪论 Ch. 1 # 25
重邮光电工程学院
MOSFET的沟道调制效应
L
L’
L' L L 1 1/ L' (1 L / L) L 1 1/ L' (1 V DS ), VDS L / L L nCox W ID (VGS VTH )2 (1 VDS) 2 L
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
x=0
V=0
[ I D x ] 0 L = [n W C o x ( ( V G S-V T H ) V ( x )-1 2 V ( x ) 2 ] 0 V D S
ID=n C o xW L[(V G S-V T H )V D S-1 2V D S 2]
MOS器件物理基础 Ch. 2 # 14
三极管区的MOSFET（0 < VDS < VGS－VT）
MOS管正常工作的基本条件
寄生二极管
MOS管正常工作的基本条件是:所有衬源（B 、S）、衬漏（B、D）pn结必须反偏！
MOS器件物理基础 Ch. 2 # 4
同一衬底上的NMOS和PMOS器件
MOS管所有pn结必须反偏: *N-SUB必须接最高电位VDD！ *P-SUB必须接最低电位VSS！ *阱中MOSFET衬底常接源极S
的掺杂浓度，Qdep是耗尽层的电荷，Cox是单位面积的栅极电容。由pn结
的原理，Qdep 4qsiFNsub ,这里εsi是硅的介电常数。因为Cox经常
出现在器件的计算公式中，一般认为tox＝ 50A，Cox ＝6.9fF/ m 2，Cox 的值可以来估其他厚度的氧化层面积 。
VTH = V T 0 H 2 F V S B2 F
② 0<VG<VTH 硅表面耗尽：表面只有固定 的负电荷
③VG>VTH 硅表面反型：自由电子吸引 到硅表面
强反型条件： 栅衬极底下掺硅杂表浓面度反型M层O的S器载件流物Ch理子. 基2浓#础8度栅和硅衬底的函数， F ＝ kT q ln N sun b i，Nsub是衬底
寄生二极管
MOS器件物理基础 Ch. 2 # 5
例：判断制造下列电路的衬底类型
MOS器件物理基础 Ch. 2 # 6
NMOS器件的阈值电压VTH
(a)栅压控制的MOSFET (c)反型的开始
(b)耗尽区的形成
(d)反型层的形成
MOS器件物理基础 Ch. 2 # 7
以NMOS为例：D和S接地
① VG<0， 空穴在硅表面积积累
IDnC oxW (VG SVT)H 2
2L
MOS器件物理基础 Ch. 2 # 17
NMOS管VGS>VT、VDS>VGS-VT时的示意图
耗尽区
电子
MOS器件物理基础 Ch. 2 # 18
NMOS管的电流公式
ID 0 截至区，Vgs<VTH
ID=n C 2o L xW [2(V G S-V T H )V D S-V D S2]
线性区,Vgs >VTH VDS< Vgs - VTH
ID=nC 2o L xW(VGS-VTH)2
饱和区,Vgs >VTH VDS >Vgs - VTH
MOS器件物理基础 Ch. 2 # 19
MOSFET的I/V特性
沟道电阻随VDS 增加而增加导 致曲线弯曲
VDS<VGS-VT
Triode Region
ID=n C o xW L[(V G S-V T H )V D S-1 2V D S 2]
ID= nC oxW L(V G S-V TH)VD S VDS <<2(VGS-VTH)
Ron
=
nCox
1 W L (VGS
- VTH)
等效为一个
压控电阻
MOS器件物理基础 Ch. 2 # 15
I/V特性的推导（3）
当Q d ( Vx ) ( x)W 接近o ( V VG x G C SV -VS ( x T) ， V T )H ID n C oW L x[V (G S V T)V H D S 1 2 V D 2]S
Qd(x)接近于0，即反 型层将在X≤L处终止 ，沟道被夹断。
V 'D SV G SV TH(Pi noc )ff
2qsiNsubCox为体效应系数，V SB 为源－体之间的电势差
MOS器件物理基础 Ch. 2 # 9
NMOS管VGS>VT、VDS=0时的示意图
MOS器件物理基础 Ch. 2 # 10
NMOS管VGS>VT、 0<VDS< VGS-VT时的示意图
沟道夹断条件
Vds≥Vgs-Vth
MOS器件物理基础 Ch. 2 # 11
第二章 MOS器件物理基础
MOS器件物理基础 Ch. 2 # 1
MOSFET的结构
MOS器件物理基础 Ch. 2 # 2
MOSFET的结构
Ldrawn：沟道总长度 LD：横向扩散长度
衬底 （bulk、body）
Leff：沟道有效长度， Leff＝ Ldrawn－2 LD
MOS器件物理基础 Ch. 2 # 3
ID=n C o xW L[(V G S-V T H )V D S-1 2V D S 2]
三极管区(线性区)
每条曲线在VDS＝VGS－VTH时
取最大值，且大小为：
ID=n2 Cox W L(VG S-VTH)2
VDS＝VGS－VTH时沟道刚好被夹断
MOS器件物理基础 Ch. 2 # 16
饱和区的MOSFET（VDS ≥ VGS－VT）
MOS器件物理基础 Ch. 2 # 13
I/V特性的推导（2）
I D = - W C o x [V G S-V (x )-V T H ]
对于半导体：ν = μE 且 E(x)
=
-
dV(x) dx
dV I LD=W C o x V D [S V G S-V (x )-V T H ]nd V d x (x ) ID d(x)= W C ox n[V G S-V (x)-V T H ]
NMOS沟道电势示意图(0<VDS< VGS-VT )
d q ( x )= - C o x W d x [ v G S - v ( x )- V T H ] 边界条件:V(x)|x=0=0, V(x)|x=L=VDS
MOS器件物理基础 Ch. 2 # 12
I/V特性的推导（1）
沟道单位长度电荷(C/m) 电荷移
I
= Qd.v
动速度 (m/s)
Q d=W Cox(VG S-VTH)
Q d (x )= W C o x (V G S -V (x )-V T H )
Qd：沟道电荷密度 Cox：单位面积栅电容
WCox：MOSFET单位长度的总电容 Qd(x)：沿沟道点x处的电荷密度 V(x)：沟道x点处的电势 V(x)|x=0=0, V(x)|x=L=VDS