鉴相器

开放分类：电子电子技术电子术语通信

编辑词条分享

英文名：phasedetector

鉴相器，顾名思义，就是能够鉴别出输入信号的相差的器件。它是PLL，即锁相环的重要组成部分。

锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组

使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。

鉴相器特性用u d(t)＝k d f【θe(t)】表示。式中k d为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【2】表示鉴相特性，它反映鉴相器的输出电压u d(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。

鉴相器

鉴相器可以分为模拟鉴相器和数字鉴相器两种。

二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器

二极管平衡鉴相器这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t)

=U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2) 的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压u d。当U2U1时,u d∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。

鉴相器

鉴频鉴相器这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。图3是一种鉴频鉴相器的框图。比相器可由触发器构成。当两个输入信号u1和u2同频同相时,触发器没有输出,充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形（图2b）。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。

鉴相器

取样鉴相器由取样器和保持电路两部分组成。图4是原理电路,4个二极管构成取样器，电容器C d构成保持电路。当被鉴相信号u0(f0,θ0)的频率f0正好等于取样脉冲u i(f i,θi)的频率f i的整数倍时，每次取样的电压值相等。鉴相器的输出电压u d为保持电容器C d上的直流电压。当f0厵nf i时，每次取样的电压值不等，输出电压u d为阶梯形的交流电压。取样鉴相器输出的电压和相位差成正弦关系。

鉴相器

背景知识：

随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称DPLL)。数字锁相环主要由数字鉴相器、可逆计数器、频率切换电路及N分频器四部分组成。数字鉴相器就是DPLL的主要单元。

基本原理：

在比相的信号虽然经过了一系列处理，但仍可能含有干扰信号。其信号的特点:

1.噪声的影响在转变成方波后只存在于理想方波的前后沿附近，而高低电平中间部分不受噪声影响;

2.被鉴相信号的频率一致，而且存在一定的相位差，使两路信号的沿互相错开，每一路受噪声影响的前后沿正好对应于另一路不受影响的电平部分。

而一般的鉴相器都没有抑制噪声的能力，即使是一点小的抖动也将导致鉴相的失败。故本设计利用触发器的边沿触发和锁存功能设计了高抗噪声数字鉴相器，采用VHDL语言编制调试了鉴相器功能。如图是经过编译以后生成的原理图。

鉴相器

输入信号的相位Φa与反馈输人信号的相位Фb的相位差Фe=Фa-Фb时，鉴相器输出低电平。当Фe > 0 时，鉴相器输出信号Ud(t) 输出正比于相位差的脉宽信号，Up(t) 输出低电平。当Фe < 0时，鉴相器的输出信号Up(t)输出正比于相位差的脉宽信号，Ud (t)输出低电平。线性鉴相范围为±л，线性鉴相增益kd =1/л(v/rad)。

下面对该鉴相器的抗干扰能力作定量分析。若设干扰信号是峰值为An的正弦信号，被鉴别的两路信号的相位差为α，其值为As，则有:

鉴相器

实际上，大多数干扰为随机白噪声，所以信噪比为:

鉴相器

从上式可以看出该鉴相器具有较强的抗干扰能力，这也保证了整个系统对恶劣环境的适应能力。

鉴相器

v i(t)与v o(t) 的瞬时相位之差的函数。

鉴相器是一个相位比较装置，又称为相位比较器。它的输出误差电压v d(t)是

A.鉴相特性

a.表示鉴相器输出电压与两个比较信号相位之间的关系。

b.典型的鉴相特性有:

●正弦鉴相特性

●三角鉴相特

性

●锯齿波鉴相特性

B.鉴相器电路实例

说明:

a.二极管鉴相器

1) 二极管平衡鉴相器

电路:（右图）

⊙v d(t)=A D1sinφe(t)

⊙A D为鉴相特性斜率或称鉴相增益或称鉴相灵敏度,量纲为(V/rad)。

⊙|φe(t)|≤30o,则鉴相器等效一个相位减法器,其极性代表v i超前v o或滞后v o(指同频时,并不考虑它们固定π/2相位差)。

v o的固有频差(或起始频差）。

⊙当t=0, △ω=ωi-ωr为v i与

当t≠0,ωi≠ω0,v d为v i与v o差拍电压,v d为交流电压,则意味环路失锁。

当t→∞,ωi=ω0V d为直流电压,则意味环路锁定。

2).二极管环型鉴相器

★★例一:电路

⊙v d(t)=A D2sinφe(t) A D2=2A D1

⊙与平衡鉴相器比较优点有:

☆鉴相灵敏度高一倍

☆实现输出平衡和阻抗匹配。

☆平衡对称结构好载漏小。

★★例二:电路

⊙v d=A D2sinφe(t)

⊙R1～R4补偿均衡二极管的非线性,起温度稳定作用。

⊙射频波段,T r1,T r2用传输线变压器。为克服匝数少，变压器次级绕组中心抽头困难,用电阻R5～R10加以精确的平衡鉴相器。

⊙电容C1～C4用来补偿电路电容。

b.高频鉴相器（这是微波锁相环采用的鉴相器）

⊙传输线变压器,使次级得到二个对称的

v1(t)信号电压.并且磁力线集中,初次

级之间分布电容可作为电路的基本元

件。

⊙高频电容采用片电容,电力线集中,寄生

参数影响小。

⊙电路简单,易调上下对称(对地而言)。

⊙灵敏度高,工作频率高,可从30MHz～400MHz。

c.集成化鉴相器(数字锁相环和模拟锁相环的鉴相器都可做成集成化电路)

举例:用压控吉尔伯特相乘器构成鉴相器(集成块)

v i(t)=V im sin(ωi t＋φi)

⊙v i输入正弦波信号

⊙v o为VCO反馈到鉴相器的矩形波<>

⊙输出信号v d(t)=A D sinφe(t)

鉴频器

开放分类：冶金术语电子电子技术电子术语通信

编辑词条分享

鉴频器电路

实现调频信号解调的鉴频电路可分为三类，第一类是调频 -- 调幅调频变换型。这种类型是先通过线性网络把等幅调频波变换成振幅与调频波瞬时频率成正比的调幅调频波，然后用振幅检波器进行振幅检波。第二类是相移乘法鉴频型。这种类型是将调频波经过移相电路变成调相调频波，其相位的变化正好与调频波瞬时频率的变化成线性关系，然后将调相调频波与原调频波进行相位比较，通过低通滤波器取出解调信号。因为相位比较器通常用乘法器组成，所以称为相移乘法鉴频。第三类是脉冲均值型。这种类型是把调频信号通过过零比较器变换成重复频率与调频信号瞬时频率相同的单极性等幅脉冲序列，然后通过低通滤波器取出脉冲序列的平均值，这就恢复出与瞬时频率变化成正比的信号。

鉴频器是一种具有移相鉴频特性的的陶瓷滤波元件，主要用在电视机或录像机的伴音中频放大或解调电路中以及FM调频收音机的鉴频器电路中。它分为平衡型和微分型两种类型，前者用于同步鉴相器作平衡式鉴频解调，后者用于差分峰值鉴频器作差动微分式鉴频解调。德键调频音频窄带型JTCV10.7M系列贴片鉴频器，搭配多种IC应用于FM程序检验，转换频率为有用的音频信号。

调频波的特点是振幅保持不变，而瞬时频率随调制信号的大小线形变化，调制信号代表所要传送的信息，在分析或实验时，常以低频正弦波为代表。鉴频的目的就是从调频波中检出低频调制信号，即完成频率—电压的变换作用。能完成这种作用的电路被称为鉴频器。

调相波的解调电路，是从调相波中取出原调制信号，即输出电压与输入信号的瞬时相位偏移成正比,又称为鉴相器。对于调频波的解调电路来说，是从调频波中取出原调制信号，即输出电压与输入信号的瞬时频率偏移成正比，又称为鉴频器。

鉴相电路通常分为模拟电路型和数字电路型两大类。而在集成电路系统中,常用的电路有乘积型鉴相和门电路鉴相。鉴相器除了用于解调调相波外，还可构成移相鉴频电路。特别是在锁相环路中作为主要组成部分得到了广泛的应用。

鉴频器

斜率鉴频器：其中，晶体管和LC 回路实质上是一个调谐放大器，但回路的谐振频率f 0与已调频信号的中心频率f c 是失谐的。一旦已调频信号的瞬时频率发生变化,放大器就输出一个与之相对应的调幅-调频波。经二极管检波处理，即可在负载R L 上得到与原调制信号变化规律相同的输出。斜率鉴频器的电路比较简单，但回路失谐时其谐振特性曲线不是直线，因而鉴频特性的线性较差。

相位鉴频器：初、次级回路均调谐在调频波的中心频率f c 上,即f 0=f c 。电容 C 0将初级电压u 1耦合到次级线圈的中心抽头上，使加在检波二极管D 1、D 2上的电压分别为

和

鉴频器的输出电压u 则是检波负载R 4和 R 3上的电压之差。初、次级的电压u 1和u 2之间的相位差随调频波的瞬时频率而变化。当瞬时频率

f =f c 时,u 2比u 1滞后90°，但

||＝

||，这时，鉴频器输出为零。当f ＞

f 时,u 2滞后于u 1的相角小于90°，

||＜

||，

鉴频器的输出大于零。当f ＜

f 时，u 2滞后于u 1的相角小于90°，

||＞

||)，鉴频器的输出小于零。相位鉴频器鉴频特性的线

性较好，鉴频灵敏度也较高。

陶瓷鉴频器：是一种具有移相鉴频特性的陶瓷滤波元件，主要用在电视机或录像机的伴音中频放大或解调电路中以及FM 调频收音机的鉴频器电路中。它分为平衡型和微分型两种类型，前者用于同步鉴相器作平衡式鉴频解调，后者用于差分峰值鉴频器作差动微分式鉴频解调。

陶瓷鉴频器的文字符号和电路图形符号与陶瓷滤波器同。用于电视机或录像机中的陶瓷鉴频器有JT4.5MD 、JT5.5MB 、JT6.0MB 、JT6.5MD 、JT6.5MB2、CDA6.5MC 、CDA6.5MD 等型号。用于FM 调整收音机中的陶瓷鉴频器有JT10.7MG3等型号。

用扫频仪调整鉴频器的鉴频特性。实验条件：将电路中E ，F ，G 三个接点分别与半可调电容CT1，CT2，CT3连接。将扫频仪输出信号接入电路输入端IN ，其输出信号不宜过大，一般用30db 衰减器，扫频频标用外频标，外频标源采用高频信号发生器，其输出频率调到6.5MHz 。

陶瓷鉴频器

（1）调整波形变换电路的回路频率

将扫频仪输入检波头插入测试孔A，耦合电容CT3调到最小，此时显示屏将显示谐振曲线图形。调CT1使谐振曲线的谐振频率为6.5MKZ，此时频标应在曲线顶峰上，再加大耦合电容CT3的容量，输入检波头插入测试孔B,此时显示屏幕出现带凹坑的耦合谐振曲线图形，调CT1,CT2，CT3使曲线6.5MHz频标出现在中心点,中心点两边频带对称。

（２）调整鉴频特性S曲线

扫频仪输入检波探头改用双夹子电缆线，接至鉴频器输出端OUT即可看到S型曲线，如曲线不理想，可适当调CT1使上下对称；调CT2使曲线中心频率为6.5MHz；调CT3使f0中心点附近线性度。调好后，记录上、下二峰点频率和二峰点高度格数，即fmax，fmin和Vm，Vn。

（３）用高频信号发生器逐点测出鉴频特性

改接高频信号发生器，输入电压约为50mv，用万用表测鉴频器的输出电压,在5.5MHz～7.5MHz范围内，以每格0.2MHz条件下测得相应的输出电压Uo。

（４）观察回路CT1，CT2，CT3对S曲线的影响

1调整电容CT2对鉴频特性的影响，记下CT2> CT2-0或CT2< CT2-0的变化并与CT2= CT2-0曲线比较,再将CT2调至CT2-0正常位置.注: CT2-0表示回路谐振时的电容量。

2调CT1重复1的实验。

3调CT3较小的位置，微调CT1,CT2得S曲线,记下曲线中点及上下两峰的频率f0,fmin,fmax和上下二点高度Vm,Vn,再调CT3到最大，重新调S曲线为最佳，记录：

f0′,f’min, f′max,和Vm′,Vn′的值。

定义：峰点带宽BW=fmax- fmin

曲线斜率 S=(VＭ-Vn)/BW

比较CT3最大，最小时的BW和S。

（５）将调频电路与鉴频电路连接

将调频电路的中心频率调为6.5MHB，鉴频器中心频率也调谐在6.5MHz，调频输出信号送入鉴频器输入端，f=2KHz,Um=400mV的音频调制信号加至调频电路输入端进行调频。

用双踪示波器同时观测调制信号和解调信号，比较二者的异同，如输出波形不理想可调鉴频器CT1，CT2，CT3。将音频信号加大至Vm=80 0mV，1000mV…….观察波形变化，分析原因。[1]

数字鉴相器设计与DSP实现

XXXXXX大学研究生DSP公共实验实验报告实验名称：数字鉴相器设计与DSP实现学生学号：学生姓名：实验地点： 201X年X月

一实验目的熟悉CCS 集成开发环境，掌握工程的生成方法；掌握CCS 集成开发环境的调试方法；在CCS 集成开发环境中设计数字鉴相器，并在DSP硬件平台上实现。二实验设备 TMS320VC5502实验箱一套；已经安装和配置Matlab以及开发环境的计算机一台。三算法简介鉴相器是锁相环中重要的组成部件，它是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相位差的函数。鉴相特性可以是多种多样的，有正弦形特性，三角形特性，锯齿形特性等等。正切数字鉴相器通过环路的数学分析来建立数字鉴相器的数学模型，如图1所示为一种常用的数字锁相环。图1 数字锁相环输入： VCO输出：，通过同相、正交相乘器得到：经过低通滤波器滤波之后，二倍频项被滤波器滤除，只有低频分量。

此处假设，为低通滤波器的系数，并假设上下支路的滤波器特性相同，鉴相器为二象限正切鉴相器。所以经过环路滤波器得到控制电压：，实现对VCO的载频控制。 VCO输出相位可以表示为，正弦数字鉴相器正弦鉴相器是指鉴相器的输出是正弦函数，利用此函数来控制VCO的输出。，由上式可得以上推导表明，无论是采用哪一种特性的鉴相器，VCO的输入是受控制的，环路滤波器输出为跟踪提供了所需的误差控制电压，但在环路未锁定之时控制VCO的频率、相位，向减小跟踪误差的方向调整。当环路锁定之后，很小，所以，可以从同相支路获得解调信息。反正切数字鉴相器反正切法是通过2路正交信号直接得到输入与输出信号的相位差，作为控制信号输出。其函数表达式为：消除符号模糊数字鉴相器消除符号模糊鉴相法消除符号模糊鉴相法以作为控制信号。其函数表达式为：式中：函数为符号函数，其含义如下：鉴相特性比较正弦鉴相特性，也就是鉴相器的数学模型，如图2所示。由图可见，正弦鉴相器的输出是连续的，要扩展跟踪频带带宽，必须对图中k1点和k2点进行校正。

鉴相器原理与分类

鉴相器原理及分类更新于2010-05-13 03:52:41 文章出处:与非网鉴相器取样鉴频鉴相器-原理特性使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器特性用ud(t)＝kdf【θe(t)】表示。式中kd为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【·】表示鉴相特性，它反映鉴相器的输出电压ud(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器-分类鉴相器可以分为模拟鉴相器和数字鉴相器两种。二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器二极管平衡鉴相器这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t)=U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2)的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压ud。当U2U1时,ud∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。鉴频鉴相器这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。图3是一种鉴频鉴相器的框图。比相器可由触发器构成。当两个输入信号u1和u2同频同相时,触发器没有输出,充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形（图2b）。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。

鉴相器

鉴相器开放分类：电子电子技术电子术语通信编辑词条分享英文名：phasedetector 鉴相器，顾名思义，就是能够鉴别出输入信号的相差的器件。它是PLL，即锁相环的重要组成部分。使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器特性用u d(t)＝k d f【θe(t)】表示。式中k d为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【2】表示鉴相特性，它反映鉴相器的输出电压u d(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器

鉴相器可以分为模拟鉴相器和数字鉴相器两种。二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器二极管平衡鉴相器这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t) =U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2) 的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压u d。当U2U1时,u d∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。鉴相器鉴频鉴相器这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。图3是一种鉴频鉴相器的框图。比相器可由触发器构成。当两个输入信号u1和u2同频同相时,触发器没有输出,充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形（图2b）。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。鉴相器取样鉴相器由取样器和保持电路两部分组成。图4是原理电路,4个二极管构成取样器，电容器C d构成保持电路。当被鉴相信号u0(f0,θ0)的频率f0正好等于取样脉冲u i(f i,θi)的频率f i的整数倍时，每次取样的电压值相等。鉴相器的输出电压u d为保持电容器C d上的直流电压。当f0厵nf i时，每次取样的电压值不等，输出电压u d为阶梯形的交流电压。取样鉴相器输出的电压和相位差成正弦关系。鉴相器背景知识：

射频电路的设计原理及应用

射频电路的设计原理及应用普通手机射频电路由接收通路、发射通路、本振电路三大电路组成。其主要负责接收信号解调；发射信息调制。早期手机通过超外差变频（手机有一级、二级混频和一本、二本振电路），后才解调出接收基带信息；新型手机则直接解调出接收基带信息（零中频）。更有些手机则把频合、接收压控振荡器（RX—VCO）也都集成在中频内部。射频电路方框图一、接收电路的结构和工作原理接收时，天线把基站发送来电磁波转为微弱交流电流信号经滤波，高频放大后，送入中频内进行解调，得到接收基带信息（RXI-P、RXI-N、RXQ-P、RXQ-N）；送到逻辑音频电路进一步处理。 1、该电路掌握重点（1）、接收电路结构。（2）、各元件的功能与作用。（3）、接收信号流程。 2、电路分析（1）、电路结构。接收电路由天线、天线开关、滤波器、高放管（低噪声放大器）、中频集成块（接收解调器）等电路组成。早期手机有一级、二级混频电路，其目的把接收频率降低后再解调(如下图)。接收电路方框图

（2）、各元件的功能与作用。 1)、手机天线：结构：（如下图）由手机天线分外置和内置天线两种；由天线座、螺线管、塑料封套组成。作用： a)、接收时把基站发送来电磁波转为微弱交流电流信号。 b)、发射时把功放放大后的交流电流转化为电磁波信号。 2)、天线开关：结构：(如下图)手机天线开关（合路器、双工滤波器）由四个电子开关构成。图一、图二作用：其主要作用有两个： a）、完成接收和发射切换； b）、完成900M/1800M信号接收切换。逻辑电路根据手机工作状态分别送出控制信号（GSM-RX-EN；DCS- RX-EN；GSM-TX-EN；DCS- TX-EN），令各自通路导通，使接收和发射信号各走其道，互不干扰。由于手机工作时接收和发射不能同时在一个时隙工作（即接收时不发射，发射时不接收）。因此后期新型手机把接收通路的两开关去掉，只留两个发射转换开关；接收切换任务交由高放管完成。 3）、滤波器：结构：手机中有高频滤波器、中频滤波器。作用：其主要作用：滤除其他无用信号，得到纯正接收信号。后期新型手机都为零中频手机；因此，手机中再没有中频滤波器。 4）、高放管（高频放大管、低噪声放大器）：结构：手机中高放管有两个：900M高放管、1800M高放管。都是三极管共发射极放大电路；后期新型手机把高放管集成在中频内部。

鉴相器

桥式鉴相器电路如图所示的电路是一种桥式鉴相器。假定在输入端1上作用着正弦信号。这个信号在频率和相位上需与加在输入端11上的脉冲信号相比较，当一个信号的频率或相位与另一个信号的频率或相位相差别时，就可在接线端子X 上得到输出信号，如果在信号中没有这种差别，那么在输出端上就没有电压，这个电路也可以这样来改造，改变一只二极管的连接极性，使得输出端上形成直流电压，当输入信号有差别时，这个直流电压值就增加或喊少。双脉冲型鉴相器电路如图是电视机使用的双脉冲平衡型鉴相器的原理电路。同步脉冲分相管基极加有负极性行同步脉冲。在不加行同步脉冲时，由于分相管基极上没有加正向偏置电压，因此分相管不导通，在行同步脉冲到来时，使分相管导通。因此在发射极上可得到负极性行同步脉冲，而在集电极上得到正极性行同步脉冲。适当选取R5，R8之值。可使正负同步脉冲的幅度相等。D1，D2是特性相同的两只二极管，电阻r1=R2，电容C1=C2。

PM信号的解调电路--开关型二极管环形鉴相器原理电路见图5.5-34A,令这种电路的分析与两个输入信号的相对大小有密切关系，在大多数实际应用中，鉴相器的一个输入电压比另一个大得多，结果分析可大为简化。当满足U1》U2时，二极管处于开关开作状态，其“开”或“关”仅由U1（T）决定，而与U2（T）无关。采用开关函数法分析，当二极管为理想（即二极管正向电阻为零，反向电阻为无穷大）时，可得式中R11为U1（T）的内阻，R12为U1（T）的内阻。在匹配情况下：可见当U1》U2时，开关型环形鉴相器具有正弦鉴相特性。当φ在0~X/6范围内，可实现线性鉴相。 PM信号的解调电路--二极管平衡鉴相器图5.5-33A给出了一个二极管平衡鉴相器常用电路。它可视为由二部分组成，图中虚线以左部分称为相位差一幅度变换器，虚线以右部分为包络检波器。

DVB_T_H调谐器中鉴频鉴相器和电荷泵的设计

2010年4月刊计算机工程应用技术信息与电脑 China Computer&Communication 1. 引言随着集成电路设计技术的实用技术突破，数字电视技术逐渐成熟并普及，DVB-T （Digital Video Broadcasting-Terrestrial ），作为一种将数字电视技术和移动设备相结合的国际标准，已经被提出并且得到了一定的发展。随后，人们又提出了一种DVB-H （Digital Video Broadcasting Handheld ）的制式专门用于移动接收，利用手机、电脑等便携设备，随时随地收看数字电视已经成为当今世界的潮流。数字电视调谐器专用芯片的集成度越来越高，全集成锁相环（PLL ，Phase locked-loop ）被广泛应用在数字电视调谐器芯片中，电荷泵PLL 是当今最流行的锁相环结构，具有捕获频率范围宽，锁定时相位误差小等优点，被广泛应用于现代通信和射频领域中。鉴频鉴相器和电荷泵作为锁相环电路的关键模块，其设计已成为研究热点。本文采用SMIC 0.13μm CMOS 工艺，设计了一种结构简单且低功耗的鉴频鉴相器电路和充放电电流高度匹配的电荷泵电路。 2. 电荷泵锁相环的基本原理电荷泵锁相环由五部分组成：鉴频鉴相器（PFD ）、电荷泵（CP ）、低通滤波器（LPF ）、压控振荡器（VCO ）和分频器（Divider ），如图1所示。PFD 对参考信号和PLL 分频信号进行鉴频和鉴相，并输出信号控制电荷泵充、放电脉冲电流，CP 把PFD 输出的数字信号转化为脉冲电流，LPF 对CP 提供的电流脉冲积分，产生对VCO 的控制电压，从而构成反馈回路[1]。图1 电荷泵锁相环原理图当输入信号的频率f ref 与VCO 的输出信号频率f out 相差很大时，PFD 起鉴频的作用，产生一个与ωin －ωout 成正比的直流电压分量，通过CP 和LPF 加到VCO 的控制端，使VCO 输出信号频率迅速接近f ref 。当频率差减到足够小时，相位锁定功能开始工作，这时PFD 相当于鉴相器，使环路锁定。电荷泵锁相环是当今最流行的锁相环结构，具有捕获范围宽，锁定时相位误差小的优点。 3. 鉴频鉴相器电路设计边沿触发式PFD 在[-2π，+2π]范围内输出与输入相位误差成线性关系，应用于大多数电荷泵锁相环电路中[2]。本文设计的PFD 电路为一种经典的上升沿边沿触发式PFD 结构，整个PFD 结构如图2所示，该PFD 电路包括带有复位端的D 触发器、或非门、延时单元等模块。该PFD 电路中D 触发器电路原理图如图3所示，该D 触发器电路结构简单，无静态功耗，动态功耗很低[3]。 PFD 电路中的复位信号由D 触发器的输出端Qn 经过或非门反馈到复位端，由于实际的PFD 电路中存在鉴相死区，本文采用两级反相器级联构成延时单元，来增加D 触发器复位信号的回路延时，使得PFD 的输出信号的脉宽始终大于固有脉冲宽度，从而消除鉴相死区。在CMOS 工艺中，电荷泵通常使用PMOS 管和NMOS 管分别组成电流源和电流沉，电流源需要低电平开关信号打开，而电流沉则需要高电平开关信号打开。本文中PFD 的输出信号UP 经过一级反相器和传输门得到UPI 信号，另一路输出信号DW 经过两级反相器得到DWI 信号，分别接到电荷泵的输入端。 4. 电荷泵电路设计电荷泵是电荷泵锁相环中非常重要的模拟电路模块，它的主要功能是将PFD 输出的数字信号UP 和DW 转换成连续的模拟信号，来控制VCO 的振荡频率。传统的电荷泵电路都使用MOS 管开关，并由两个带开关的电流源组成。本文在传统电荷泵电路的基础上[4]，采用与电源电压无关的基准电流源电路，引入运算放大器和共源共栅电流镜电路，设计实现 DVB-T/H调谐器中鉴频鉴相器和电荷泵的设计王丹东南大学集成电路学院，江苏南京 210096 李智群东南大学射频与光电集成电路研究所，江苏南京 210096 摘要：采用SMIC 0.13μm CMOS 工艺，设计了一种低功耗的鉴频鉴相器和电荷泵电路。其中电荷泵采用与电源电压无关的基准电流源电路，引入运算放大器和共源共栅电流镜电路，实现了电荷泵充放电电流的高度匹配。后仿真结果表明，在1.2V 电源电压下，电荷泵的输出电压在[0.18，1.12] V 范围内时，CP 的充放电电流为100μA ，电流失配率为0.08%。鉴频鉴相器和电荷泵电路的总功耗为1.4mW 。关键词：锁相环；鉴频鉴相器；电荷泵；电流匹配中图分类号：TP39 文献标识码：Ａ　文章编号：1003-9767（2010）04-0189-02 图2 PFD整体电路结构图图3 D触发器电路原理图

数字鉴相器设计与DSP实现

数字鉴相器设计与D S P 实现

XXXXXX大学研究生DSP公共实验实验报告实验名称：数字鉴相器设计与DSP实现学生学号：学生姓名：实验地点： 201X年X月

一实验目的 (1)熟悉CCS 集成开发环境，掌握工程的生成方法； (2)掌握CCS 集成开发环境的调试方法； (3)在CCS 集成开发环境中设计数字鉴相器，并在DSP硬件平台上实现。二实验设备 (1)TMS320VC5502实验箱一套； (2)已经安装和配置Matlab以及CCS3.3开发环境的计算机一台。三算法简介鉴相器是锁相环中重要的组成部件，它是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相位差的函数。鉴相特性可以是多种多样的，有正弦形特性，三角形特性，锯齿形特性等等。 (1)正切数字鉴相器通过环路的数学分析来建立数字鉴相器的数学模型，如图1所示为一种常用的数字锁相环。图1 数字锁相环输入： VCO输出：，通过同相、正交相乘器得到：

经过低通滤波器滤波之后，二倍频项被滤波器滤除，只有低频分量。此处假设，为低通滤波器的系数，并假设上下支路的滤波器特性相同，鉴相器为二象限正切鉴相器。所以经过环路滤波器得到控制电压：，实现对VCO的载频控制。 VCO输出相位可以表示为， (2)正弦数字鉴相器正弦鉴相器是指鉴相器的输出是正弦函数，利用此函数来控制VCO的输出。，由上式可得以上推导表明，无论是采用哪一种特性的鉴相器，VCO的输入是受控制的，环路滤波器输出为跟踪提供了所需的误差控制电压，但在环路未锁定之时控制VCO的频率、相位，向减小跟踪误差的方向调整。当环路锁定之后，很小，所以，可以从同相支路获得解调信息。 (3)反正切数字鉴相器

鉴相器

鉴相器鉴相器是一个相位比较装置，又称为相位比较器。它的输出误差电压v d(t)是v i(t)与v o(t) 的瞬时相位之差的函数。 A.鉴相特性 a.表示鉴相器输出电压与两个比较信号相位之间的关系。 b.典型的鉴相特性有: ●正弦鉴相特性 ●三角鉴相特性 ●锯齿波鉴相特性

B.鉴相器电路实例说明: a.二极管鉴相器 1) 二极管平衡鉴相器电路:（右图） ⊙v d(t)=A D1sinφe(t)

⊙A D 为鉴相特性斜率或称鉴相增益或称鉴相灵敏度,量纲为(V/rad)。 ⊙|φ e (t)|≤30o,则鉴相器等效一个相位减法器,其极性代表v i超前v o 或滞后v o(指同频时,并不考虑它们固定π/2相位差)。 ⊙当t=0, △ω=ω i -ωr为v i与v o的固有频差(或起始频差）。当t≠0,ω i ≠ω ,v d为v i与v o差拍电压,v d为交流电压,则意味环路失锁。当t→∞,ω i =ω V d 为直流电压,则意味环路锁定。 2).二极管环型鉴相器 ★★例一:电路 ⊙v d(t)=A D2sinφe(t) A D2= 2A D1 ⊙与平衡鉴相器比较优点有: ☆鉴相灵敏度高一倍 ☆实现输出平衡和阻抗匹配。 ☆平衡对称结构好载漏小。 ★★ 例二:电路

⊙v d=A D2sinφe(t) ⊙R 1～R 4 补偿均衡二极管的非线性,起温度稳定作用。 ⊙射频波段,T r1,T r2 用传输线变压器。为克服匝数少，变压器次级绕组中心抽头困难,用电阻R 5～R 10 加以精确的平衡鉴相器。 ⊙电容C 1～C 4 用来补偿电路电容。 b.高频鉴相器（这是微波锁相环采用的鉴相器） ⊙传输线变压器,使次级得到二个对称的 v1(t)信号电压.并且磁力线集中,初次级之间分布电容可作为电路的基本元件。 ⊙高频电容采用片电容,电力线集中,寄生参数影响小。 ⊙电路简单,易调上下对称(对地而言)。 ⊙灵敏度高,工作频率高,可从30MHz～400MHz。 c.集成化鉴相器 (数字锁相环和模拟锁相环的鉴相器都可做成集成化电路) 举例:用压控吉尔伯特相乘器构成鉴相器(集成块)

锁相环仿真(基于MATLAB)

锁相环仿真 1.锁相环的理论分析 1．1锁相环的基本组成锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图示：锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 1．2锁相环的工作原理 1.2.1鉴相器锁相环中的鉴相器（PD）通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图示：鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：

1.2.2 低通滤波器低通滤波器（LF）的将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C（t）。即u C（t）为：式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即则，瞬时相位差θd为对两边求微分，可得频差的关系式为上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，u c（t）随时间而变。 1.2.3 压控振荡器压控振荡器（VCO）的压控特性如图示该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压u c（t）线性地变化，变化的关系如下：

鉴相器

数字鉴相器电路(图1) 鉴相器，使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数成称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器可以分为模拟鉴相器和数字鉴相器两种。二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器。 PLL的概念我们所说的PLL。其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。 PLL的组成锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。

锁相环组成的原理框图锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。编辑本段原理使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器特性用ud（t）＝kdf【θe（t）】表示。式中kd为鉴相器的增益系数；θe（t）＝θ1（t）－θ2（t），表示两个输入信号之间的相位差。函数f【·】表示鉴相特性，它反映鉴相器的输出电压ud（t）与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。编辑本段分类模拟鉴相器二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器二极管平衡鉴相器这是一种模拟鉴相器。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1（t）=U1sin（ωt+θ1）、u2（t）＝U2sin（ωt+θ2）的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压ud。当U2U1时，ud∝U1cos（θ1－θ2）。在这种情况下，它的鉴相特性是余弦型的（图2a）。频鉴相器数字鉴相器这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。比相器可由触发器构成。当两个输入信号u1和u2同频同相时，触发器没有输出，充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。样鉴相器由取样器和保持电路两部分组成。图4是原理电路，4个二极管构成取样器，电容器Cd构成保持电路。当被鉴相信号u0（f0,θ0）的频率f0正好等于取样脉冲ui（fi,θi）的频率fi的整数倍时，每次取样的电压值相等。鉴相器的输出电压ud为保持电容器Cd上的直流电压。当f0厵nfi时，每次取样的电压值不等，输出电压ud为阶梯形的交流电压。取样鉴相器输出的电压和相位差成正弦关系。

过零比较和锁相环相位比较器电路原理图如图

过零比较和锁相环相位比较器电路原理图如图在常使用集成电路的锁相环CD4046，是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。下图是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如图2.12所示。脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。13脚相位比较器Ⅱ的输出端。14脚信号输入端。对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输

出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。上述波形如图2.13所示。由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。 2.13 比较器输出波形图电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。电压比较器的功能：比较两个电压的大小(用输出电压的高或低电平，表示两个输入电压的大小关系)：当”＋”输入端电压高于”－”输入端时，电压比较器输出为高电平；当”＋”输入端电压低于”－”输入端时，电压比较器输出为低电平；电压比较器的作用：它可用作模拟电路和数字电路的接口，还可以用作波形产生和变换电路等。利用简单电压比较器可将正弦波变为同频率的方波或矩形波。简单的电压比较器结构简单，灵敏度高，但是抗干扰能力差，因此我们就要对它进行改进。改进后的电压比较器有：滞回比较器和窗口比较器。运放，是通过反馈回路和输入回路的确定“运算参数”，比如放大倍数，反馈量可以是输出的电流或电压的部分或全部。而比较器则不需要反馈，直接比较两个输入端的量，如果同相输入大于反相，则输出高电平，否则输出低电平。电压比较器输入是线性量，而输出是开关（高低电平）量。一般应用中，有时也可以用线性运算放大器，在不加负反馈的情况下，构成电压比较器来使用。可用作电压比较器的芯片：所有的运算放大器。常见的有LM324 LM358 uA741 TL081\2\3\4 OP07 OP27，这些都可以做成电压比较器（不加负反馈）。LM339、LM393是专业的电压比较器，切换速度快，延迟时间小，可用在专门的电压比较场合，其实它们也是一种运算放大器。

模拟锁相环模块

实验二模拟锁相环模块一、实验目的和要求 1、熟悉模拟锁相环的基本工作原理。 2、掌握模拟字锁相环的基本参数及设计。二、实验仪器 1、ZH5001通信原理综合实验系统一台 2、DSO-X-2012AＡ数字示波器一台三、实验原理与说明模拟锁相环块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256Khz的时钟上，来获得系统的同步时钟，如HDB3接收的同步及后续电路同步时钟。该模块主要由锁相环UP01（MC4046）、数字分频器UP02（74LS161）、触发器UP04(74LS74)、环路滤波器和由运放UP03(TEL2702)及阻容器件构成的输入带通滤波器（中心频率：256Khz）组成。该模拟锁相环模块的框图见下图1。因来自发端信道的HDB3码为归零吗，归零码中含有含有归零码中含有256K时钟分量，经UP03B构成中心频率为256KHz有源由带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器变为 64KHz 信号，进入UP01鉴相器输入A脚;VCO输出的521KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的健翔输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控震荡输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO锁定在外来的256KHz频率上。模拟锁相环模块各跳线开关功能如下：跳线开关KP01用于选择UP01的鉴相输出。当KPO1置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03，TPP05输出信号存在一定的相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03,TPP05输出信号将不存在相差。调整电位器WPO1可以改变模拟锁相环的环路参数。跳线开关KP02是用于选择输入锁相信号：当KP02置于1_2时（HDB3:左端），

锁相环用CMOS鉴频鉴相器及电荷泵的实现

文章编号:046527942(2004)0420118205 研究简报锁相环用C MOS 鉴频鉴相器及电荷泵的实现 α 黄　瑞　戴宇杰　卢桂章 (南开大学机器人与信息自动化研究所,天津300071) 摘要:锁相环(PLL )是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部的其它模块提供稳定的高频时钟.鉴相器是锁相环路中不可缺少的重要组成部分.为了改善传统鉴相器捕获范围小、捕获时间长的问题,本文介绍一种增加频率检测的鉴相器及电荷泵的设计方法. 关键词:C M O S ;锁相环;电荷泵;鉴频鉴相器中图分类号:TN 43 文献标识码:A 近年来,随着半导体集成电路技术的迅速发展,集成锁相环路以其体积小、使用方便的优势,广泛应用于各种数模混合信号集成电路、系统集成芯片(SO C )以及各种电子系统中.锁相环(PLL )是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部和其它模块提供稳定的高频时钟. 同时,C M O S 工艺具有工作电压范围宽、静态功耗低、抗干扰能力强等优点,是现今集成电路制造业的主流工艺.因此,使用C M O S 工艺设计的锁相环路应用范围越来越广,极具开发潜力. 传统锁相环主要由鉴相器(PD )、环路滤波器(L PF )和压控振荡器(V CO )三部分组成.锁相的目的在于通过反馈调节使输出信号相位锁定或跟踪输入信号的相位变化,其结果是使相位误差尽量地小.根据频率与相位的交换关系,在相位差固定的情况下,频率差为零,因此锁相环可以实现两个信号的相位同步,频率相同.其中鉴相器是相位比较装置,比较参考信号和压控振荡器输出信号的相位并产生对应于两信号相位差的误差信号,以控制环路滤波器以及压控振荡器.所以鉴相器的精度将决定环路的捕获范围以及捕获时间等,对锁相环整体性能具有非常重要的意义. 本文的鉴频鉴相器在传统锁相环鉴相器相位检测的基础上加入频率检测,可以扩大锁相环捕获范围并且缩短捕获时间.其后端的电荷泵将PED 的输出电压信号转化为电流,用以控制环路滤波器的充放电. 鉴频鉴相器(PFD )的设计及实现鉴频鉴相器工作原理图1　PF D 示意图F ig 1　The sche ma tic of PF D 鉴频鉴相器是相位及频率比较装置,比较参考信号Ξin 和压控振荡器输出信号Ξou t 的频率和相位并产生对应于两信号差的误差信号,经过电荷泵转化为电流信号后,对环路滤波器的电容进行充放电. 当环路开始工作时,Ξin 可能离Ξou t 很远,PFD 改变控制电压,使Ξou t 逼近Ξin .当输入和输出频率足够接近时,PFD 就当作鉴相器,进行相位锁定. 使用PFD 的锁相环既可检测相位差又可检测频率差.第37卷　第4期 2004年12月南开大学学报(自然科学版) A cta S cien tia rum N a tu ra lium U n iversita tis N anka iensis V o l .37　№4　D ec .2004 α收稿日期:2004204210 　基金项目:天津科技发展计划科技攻关SOC 用锁相环IP 的开发资助项目(043182111) 　作者简介:黄　瑞(1978-),女,天津人,博士研究生,主要从事集成电路锁相环技术研究.

一种用于高速锁相环的零死区鉴频鉴相器

一种用于高速锁相环的零死区鉴频鉴相器屈强曾烈光（清华大学电子工程系微波与数字通信国家重点试验室北京 100084）摘要：本文探讨鉴频鉴相器（PFD ）设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD 。这种PFD 采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路（CDR ）、高速频率合成器等对速度和抖动性能有很高要求的电路。关键词：锁相环鉴频鉴相器死区抖动中图分类号：TN7 文献标识码：A A Phase Frequency Detector without Dead Zone for High Speed PLL Qu Qiang Zeng Lie-guang (Tsinghua University, Beijing 100084) Abstract: We discuss the reasons producing dead zone in PFD-design. And propose a new phase frequency detector with zero dead zone. The PFD bases on the structure without feedback access and has no dead zone 。The PFD is designed by giving attention to either power dissipation or speed performance. The PFD is adapted to the circuits having strict demand in jitter performance, such as high speed clock and data recovery, frequency synthesizer and so on. Key words ：phase locked loop PFD dead zone jitter 1 引言锁相环（PLL ）广泛应用于通信系统、微处理器、自动控制的时钟数据恢复、频率合成、时钟同步等场合。随着控制精度和数据传输速率的不断提高，对PLL 的要求也越来越高。比如，在航天器姿态控制系统对稳速精度要求高达0.1%[1]。这对PLL 的工作速度和抖动性提出了严格的要求。图1是一个基于PLL 的频率合成器中的典型构成。包括鉴频鉴相器（PFD ）、电荷泵（CP ）、环路滤波器（LF ）、压控振荡器（VCO ）和分频器（FD ）。 PFD 是PLL 的重要功能模块，它通过对输入信号的相位进行比较，输出脉宽与相位差对应的脉冲信号，驱动后续电路使PLL 完成对相位和频率的跟踪。PFD 的鉴相精度和增益对环路输出的抖动和锁定时间具有重要影响。传统的PFD 具有长的反馈回路，大大限制了电路的工作速度；同时还存在死区，在环路锁定时，存在的死区高达158ps[5]。文献[2]中的PFD ，虽然消除了死区，但是其仍然具有反馈回路，工作频率仍受到限制。文献[4]中的nc-PFD ，既没有反馈回路，也没有死区。但在锁定时，其输出信号Up 和Down 是半占空的脉冲信号，在半周期内，充电脉冲和放电脉冲同时有效，这会使电荷泵有50%时间存在静态电流，大大增加了锁定状态下电路的功耗。此外这种PFD 的相位灵敏度随输入信号的占空比变化而变化，使其线性特图1 典型PLL 结构

锁相环鉴频器

******************* 实践教学 ******************* 兰州理工大学计算机与通信学院 2012年秋季学期《通信原理实验》实验设计报告题目：锁相环鉴频器设计软件仿真与硬件调测班级：通信工程10级（3）班设计小组成员：姓名：钟代清学号： 10250304 成绩：姓名：张世斌学号： 10250314 成绩：姓名：刘衍辉学号： 10250324 成绩：姓名：王艳学号: 10250334 成绩：指导教师：陈昊

目录一、设计实验目的 (2) 二、设计指标 (2) 三、整体电路原理框图说明 (2) 3.1压控振荡器 (1) 3.2环路滤波器 (1) 3.3锁相环路的工作过程和工作状态 (1) 3.4锁相环的工作原理 (1) 3.5在电路设计中的作用 (2) 四、详细单元电路设计 (3) 4.1混频电路 (3) 4.2锁相环电路 (3) 4.3芯片介绍 (3) 五、整体电路设计与仿真结果 (5) 六、设计总结 (9) 七、参考文献 (10)

一、设计实验目的 1.1.掌握锁相环鉴频器工作原理。 1.2.熟悉鉴频器主要技术指标及其测试方法。二、设计指标 2.1中心频率f=4.5MHz 2.2频带宽度BW=400KHz 2.3频偏为15KHz 三、整体电路原理框图说明鉴相器PD 环路滤波器LF 压控振荡器VCO 调频输入输出解调信号图1 锁相鉴频器原理

锁相鉴频器原理框图如图1所示。当输入为调频波时，如果环路滤波器的带宽足够宽，使鉴相器的输出电压可以顺利通过，则VCO(压控振荡器)就能跟踪输入调频波中反映调制规律变化的瞬时频率，即VCO的输出就是一个具有相同调制规律的调频波。这时环路滤波器输出的控制电压就是所需的调频波解调电压 3.1压控振荡器压控振荡器的振荡角频率ω o (t)受控制电压u c (t)的控制。不管振荡器的形式如何，其总特性总可以用瞬时角频率ω o 与控制电压之间关系曲线来表示。 3.2环路滤波器环路滤波器一般是线性电路，由线性元件电阻，电容及运算放大器组成。 3.3锁相环路的工作过程和工作状态加到锁相环路的参考信号通常可以分为两类：一类是频率和相位固定不变的信号，另一类是频率和相位按某种规律变化的信号。我们从最简单的情况出发考察环路在第一类信号输入时的工作过程。3.4锁相环的工作原理锁相环包含三个主要的部分:⑴鉴相环(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。锁相环为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的目的!!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

锁相环工作原理

锁相环工作原理 -标准化文件发布号：（9556-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

锁相环工作原理锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用．锁相环的基本组成: 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器