MC8051单片机IP核的FPGA实现与应用

Ｐ２口输出引脚
Ｐ３口输出引脚
类型 输入 输出
计的顶层，方便于不同的应用设计及仿真。
元、一个串１：３单元及两个外部中断源。而在ＭＣ８０５１ ＩＰ核中， 这些单元最多可增加到２５６组．只需修改ＶＨＤＬ源代码增加
兼容的单元数口。在ＶＨＤＬ源程序文件ｍｅ８０５１＿ｐ．ｖｈｄ中。更改 Ｃ＿ＩＭＰＬ Ｎ＿ＴＭＲ、Ｃ—ＩＭＰＬＮ＿ｓＩＵ、Ｃ＿ＩＭＰＬ Ｎ ＥＸＴ的常量值 就可以，其范同足１—２５６。相关的ＶＨＤＬ代码如图３所示。
一一选择定时／计数器单元数 一默认值：１
●一……一………一一…－…一…●…………。 ｃＯＩｌＳ ｔａｌｌｔ Ｃ．ＩＭＰＬ—Ｎ．ＴＭＲ：ｉｎｔｅｇｅｒ：－４：
一选择串口单元数 一默认值：ｃ—ＩＭＰＬ—Ｎ—ＴＭＲ—－（不能改变）一一
…一……………●……………●…一一…－ ＣＯｉｌＳｔ８１１ｔ Ｃ ＩＭＰＬ—Ｎ－ＳＩＵ：ｉｎｔｅｇｅｒ：－Ｃ—ＩＭＰＬ，Ｎ—ＴＭＲ；
第１７卷第１期
Ｖ０１．１７
Ｎｏ．１
电子设计工程
Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｉｎｇ
２００９年１月 Ｊａｎ．２００９
ＭＣ８０５１单片机ＩＰ核的ＦＰＧＡ实现与应用
王瑞·。游志宇１，杜杨２，王军１ （１．西华大学电气信息学院，四Ⅲ成都６１００３９；２．中国科学院光电技术研究所，四川成都６１０２０９）
１ 引言
的８位嵌入式微处理器．通过芯核重用技术，可广泛应用在一些 面积要求比较苛刻。而对速度要求不是很高的片上系统中。
长期以来，单片机以其性价比高、体积小、功能灵活等方面的
２．１ ＭＣ８０５１功能特点‘１１
独特优点被广泛应用。但受其内部资源的限制，单片机需要在片
采用完全同步设计；指令集和标准８０５１微控制器完全
ＩＰ核对于各种嵌入式系统和片上系统（ｓｏｃ）的应用。针对８０５１
展及参数化设置。
ＭＣＵ的应用前景．出现了几个比较典型的８０５１ ＩＰ核，如 ２．２ ＭＣ咖５ｌ结构及设计层次
ＤＷ８０５１核．ＯｐｅｎＣｏｒｅ组织的０Ｃ８０５ｌ核及Ｔ５Ｉ核，ＭＣ８０５Ｉ核
图ｌ给出ＭＣ８０５１＿ｃｏｒｅ的顶层设计模块及其子模块．包
中的ＭＣ８０５１一ｔｍｒｃｔｒ和ＭＣ８０５１＿ｓｉｕ模块，数量可选择，图中 用虚线表示。ＭＣ８０５１ ＩＰ核与工业标准８０５ｌ单片机不同，
２、ＭＣ８０５１口核基本结构及原理
ＭＣ８０５１的输入、输出并口分别映射到独立的端口上。其顶层 各Ｉ／０信号的描述如表ｌ所示【”。
ＭＣ８０５１是与ＭＣＳ一５１系列微处理器指令集完全兼容
ｌ上
｛工
Ｐ０．ｉ ８． Ｐｌ ｊ ８二 Ｐ２ ｉ ８ ： Ｐ３ ｉ ８ ：
Ｍｃ８０５１一ｃｏｎｔ ｆＯｌ
ｌ Ｍｃ８０５１ ｃｏｌｅ ｌ
Ｍｃ８０５ｌ ｒａｍ （１ ２８Ｋ ｘ ８ｂｉｔ）
ｒａｃ８０５１ ｔｏｐ
０ ｛
ｍｅ８ ０５１一ｒｏｍ （ｕｐ ｔｏ ６４Ｋ ｘ ８ｂｉ【Ｊ
ｌ ｌ
Ｍｃ８０ ５１一ｒａｍｘ （ｕｐ ｔｏ ６４Ｋ ｘ ８ｂｉ【Ｊ．
系统时钟。只用到时钟上升沿 异步复位所有触发器
定时／计数器Ｏ输入引脚
定时／计数器１输入引脚
异步串ｕ数据接收输人
外部中断Ｏ输人引脚
外部中断１输入引脚
Ｐ０口输入引脚 Ｐｌ口输入引脚
Ｐ２口输入引脚
Ｐ３口输入引脚
Ｒｘｄ输．ｋ／输出方向控制信号
串口数据输出引脚
串口工作于模式０时数据输出引脚
Ｐｏ口输出引脚
Ｐｌ口输出引脚
等。这些ｌＰ核都是采用ＨＤＬ语言描述的软ＭＣＵ内核，其与工艺 括顶层的各个信号端口及３个存储器模块。同时给出了顶层
无关。能够在多种ＦＰＧＡ上进行逻辑综合及实现。这里采用免费
的输入输出Ｉ／０口【”。定时／计数器和串行接口单元。对应于图
的ＭＣ８０５１ ＩＰ核，通过对ＭＣ８０５ｌ结构原理的分析．详细论述其 在ＦＰＧＡ中的实现及应用。
．．５７－
万方数据
∥电子设计工程》２００９年第１期
Ｒｅｓｅｔ． ＾ｌｌ【０ ｉ、． Ａｌｌ ｔ１。ｉ、： ＬｉＩ ｒｘｄ ｉ、：
～７
Ｉｎｔ ０一ｉ Ｎ。 Ｉｎ“ｉ Ｎ二
Ｍｃ８０５１一ａ１“
１
ＪＮＪ
Ｉ Ｍｃ８０５１．ｓｉｎｕ
Ｍｃ８０５１一ｓｉｎｕ
ｔ
ｔ
Ｎｌ
…Ｉ Ｍｃ８０５ｌ—ｔｍｒｃｔ‘
Ｍｃ８０５】－ｔｍｒｃｔ ｒ
图Ｉ ＭＣ８０５１ ＩＰ Ｃｏｒｅ，顶层结构
Ｎ＾ｉｉ—Ｉ－Ｘｄｗｒ Ｎ Ａ¨一ｔ ｘｄ—Ｏ Ｎ Ａｌｌ—ｒｘｄ—Ｏ．
，
８ Ｐ０一Ｏ． ８ Ｐ１．０ ８ Ｐ２—０ ８ Ｐ３＋０．
元、ＡＬＵ算数逻辑单元、串口及控制单元、存储单元 ＲＡＭ及ＲＯＭ等模块组成。 ２．３．１时钟管理单元
ＭＣ８０５ｌ内核采用完全同步的时钟设计。只有一 个时钟信号控制每个存储单元的输入。没有使用门时 钟，时钟没有输入到任何组合逻辑单元。中断输入线 使用两级同步（锁存２次）与全局时钟同步。可以达到 完全同步，即使用其他时钟的外部电路在驱动。并行Ｉ， ０端口没有采用这种同步方式。 ２．３．２定时器、串口和中断
单片机作为一个大型设计，其内核由定时器时钟管理单 －－５８－
在某些场合，有些指令是用不到的，因此，通过禁用这些 指令节省片上资源。这些指令有８位乘法器（ＭＵＬ）、８位除法 器（ＤＩＶ）和８位十进制调整器（ＤＡ）。禁用时只需要在ＶＨＤＬ 源程序文件ｍｃ８０５１ ｐ．ｖｈ中将Ｃ ＩＭＰＬ－ＭＵＬ（乘法指令 ＭＵＬ）、Ｃ—ＩＭＰＬ＿ＤＩＶ（除法指令ＤＩＶ）或Ｃ—ＩＭＰＬ ＤＡ（十进制调 整指令ＤＡ）的常量值设置为０即可。如果这３条可选指令没
一一选择实现十进制调整指令（１）或者不实现（０） —－默认值：１
ｃｏｎｓｔａｎｔ Ｃ—ＩＭＰＬ—ｎ＾：ｉｎｔｅｇｅｒ：－１：
图４可选指令设置ＶＨＤＬ程序代码 ２３．５并行ｌ，ｏ端口
为了便于ＩＣ设计，ＭＣ８０５ｌ ＩＰ核的Ｉ／Ｏ口不提供复用 功能，包括４个８位输入输出口、串行接口、计数器输人端和 扩展存储器接口。如果要想将ＭＣ８０５１ ＩＰ核的并行Ｉ，０端口 改为双向Ｉ，０端口。设计时可以添加一些外围逻辑电路来实 现。其基本电路结构如图５所示。图中的２个Ｄ触发器起同 步输入信号的作用（ｍｃ８０５１一ｃｏｒｅ的输入Ｉ／Ｏ不做同步处理）， 也可以不用。上拉电阻是必要的．因为ＩｌＯ端口输出高电平是 靠上拉电阻实现的。
ＦＰＧＡ、可重构的嵌人式ＭＣＵ核、功能复杂的ＩＰ核及各种功能
于选择不同的定Ｄｅ／计数器、串行接口单元；可选择是否使用
强大的ＥＤＡ工具的出现，实现将ＭＣＵ、存储器和一些外围电路 乘法器ｆ乘法指令ＭＵＬ）；可选择是否使用除法器（除法指令
集成到一个芯片成为可能。随着ＩＰ核技术在ＦＰＧＡ中的应用。
ＤＩＶ）；可选择是否使用十进制调整功能（十进制调整指令
外扩展相关资源。为了达到处理速度和控制灵活性方面的需求．
兼容：指令执行时间为ｌ～４个时钟周期。执行性能优于标准
采用微控制器和可编程逻辑器件设计单片机嵌入式系统。随着 ８０５ｌ微控制器８倍左右；用户可选择定时／计数器、串行接口
现场可编程逻辑阵列（ＦＰＧＡ）及ＥＤＡ技术的发展．百万门级的 单元的数量，最多可增加到２５６组；新增特殊功能寄存器用
特别是ＭＣＵ ＩＰ核技术的发展，出现了性能不同的嵌入式ＭＣＵ
软核。ＭＣ蛸１系列ＭＣＵ是目前应用时间最长、最普及、可获得
ＤＡ）；Ｉ／Ｏ Ｅｌ不复用，无双向数据Ｉ／Ｏ端口，输入、输出端１：３独 立；内部带２５６ Ｂｙｔｅ ＲＡＭ；０１）最多可扩展至“ＫＢ的ＲＯＭ
应用资料最多的功能强大的８位ＭＣＵ，建立８０５１ ＭＣＵ可综合 和６４ ＫＢ的ＲＡＭ；与工艺无关，可通过修改ＶＨＤＬ源代码扩
万方数据
王瑞，等ＭＣ８０５１单片机ＩＰ核的ＦＰＧＡ实现与应用
有被执行。器件可节省约１０％的资源。相应的ＶＨＤＬ程序代
码段如图４所示。 —一选择实现乘法器指令（１）或者不实现（ｏ） —一默认值：１
ｃｏｎｓｔａｎｔ Ｃ—ＩＭＰＬ—ＭＵＬ：ｉｎｔｅｇｅｒ：一１：
………………一……………‘
一一选择实现除法器指令（１）或者不实现（０） —。默认值：１ ｃｏｎｓｔａｎｔ Ｃ．ＩＭＰＬ—ＤＩＶ：ｉｎｔｅｇｅｒ：－１；
持置位，直到执行中断服务程序【卅。 ２．３３存储器接口单元
由于采用优化结构设计，存储器采用同步结构，限制输
入、输出的时序，因而存储器输入、输出数据没用寄存器寄存。
图２ ＭＣ８０５１ ＩＰ核的设计层次
２．３．４可选择指令
图２中，最顶层是用户的实际应用设计模块，它将ＲＯＭ、 ＲＡＭ及ｍｃ８０５ｌ＿ｃｏｒｅ封装在内部。实际应用中用户可添加自 定义附加逻辑模块，与设计层次中的ＲＡＭ、ＲＯＭ模块处于同 一个层次。 ２３ ＭＣ踟５ｌ硬件模块
（ＳＦＲ）内存空间增加了２个８位寄存器作为附加功能寄存
器：分别足ＴＳＥＬ（定时／计数器选择寄存器，地址为Ｏｘ８Ｅ）和
ＳＳＥＬ（串口选择寄存器，地址为Ｏｘ９Ａ）。如果以上的寄存器指
向不存在的器件单元，将使用默认的１单元．如果没有对这 两个寄存器赋值，其缺省值为ｌ。如果在中断发生期间设备
（寄存器）没被选中（比如ＴＳＥＬ），那么相应的中断标志位将保
中图分类号：ＴＮ４０２
文献标识码：Ａ
文章编号：ｌ００６—６９７７（２００９）０１—００５７一０４
ＦＰＧＡ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＭＣ８０５１ ＭＣＵ ＩＰ ｃｏｒｅ
ＷＡＮＧ Ｒｕｉｌ，ＹＯＵ Ｚｈｉ—ｙｕｌ，ＤＵ Ｙａｎ９２，ＷＡＮＧ Ｊｕｎｌ （１．Ｓｃｈｏｏ／ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｘｉｈｕａ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１００３９，Ｃｈｉｎａ；
标准８０５１微控制器只提供两个定时／计数器单
信号名 Ｃｌｋ
Ｒｅｓｅｔ Ａｌｌ—ｔＯｊ Ａ儿【１ ｉ Ａｌｌ—．ｒｘｄ．．ｉ
Ｉｎ由一ｉ Ｉｎｔｌ ｉ Ｐｏ ｊ ＰＩ ｉ Ｐ２ ｉ Ｐ３ ｉ Ａｌｌ—ｌ－ｘｄｗｌ ｏ 来自百度文库ｌｌ—．ｔｘｄ—．Ｏ Ａｌｌ—ｒｘｄ ｏ Ｐ０ Ｏ Ｐｌ－ｏ Ｆ２ Ｏ Ｐ３＿ｏ
描
述
一选择外部中断源单元数 一默认值：Ｃ ＩＭＰＬ—Ｎ—ＴｂｌＲ—一（不能改变）—一 ＣＯｆｉＳｔａｌｌ【Ｃ—ＩＭＰＬ—Ｎ ＥＸＴ：ｉｎｔｅｇｅｒ：·Ｃ—ＩＭＰＬ—Ｎ—ＴＭＲ：
图３定时器、串口及中断单元数设置ＶＨＤＬ代码
这里Ｃ—ＩＭＰＬ—Ｎ ＴＭＲ、Ｃ—ＩＭＰＬ—Ｎ—ＳＩＵ、Ｃ—ＩＭＰＬ＿Ｎ～ＥＸＴ ３个常量参数不能独立修改数值，只能同时增减。Ｃ＿ＩＭＰＬ —Ｎ—ＴＭＲ加ｌ意味着对应的添加了２个定时／计数器、一个串 ｔ：ｌ单元和２个外部中断源。为了能寻址所生成的单元而不改 变微控制器的地址空间，在微控制器的特殊功能寄存器
ＭＣ８０５１ ＩＰ核的设计层次及对应的ＶＨＤＬ文件如图２所
示曲。它由定时，计数器、ＡＬＵ算数逻辑单元、串行接口单元和
收稿日期：２００８—０９—１８
稿件编号：２００８０９０５２
控制单元组成。ＲＡＭ及ＲＯＭ模块不包括在ＩＰ核内。处于设
作者简介：王瑞（１９７９－），男，山东平原人，硕士研究生。 研究方向：智能化电器。
摘要：分析了与标准８０５１ ＭＣＵ兼容的ＭＣ８０５１ ＩＰ核结构原理与设计层次．详细论述了ＭＣ８０５１ ＩＰ核的ＦＰＧＡ实现与
应用方法。通过试验验证，其性能比标准８０５１ ＭＣＵ高。方便与系统其他模块的集成。在各种嵌入式系统和片上系统
中使用该ＩＰ核具有重要意义。
关键词：单片机；ＭＣ８０５１；ＩＰ核；ＦＰＧＡ；ＶＨＤＬ
２．１ｎｓｔｉｔｕｔｅ ｏｆ ｏｐｔｉｃｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈｉｎｅｓｅ Ａ ｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅｓ，Ｃｈｅｎｇｄｕ ６１ ０２０９，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：ＭＣ８０５１ ＩＰ Ｃｏｒｅ ｓｔｒｕｃｔｕｒｅ ｐｒｉｎｃｉｐｌｅ ａｎｄ ｄｅｓｉｇｎ ｌｅｖｅｌ ｆｏｕｎｄａｔｉｏｎ ｗｉｔｈ ｓｔａｎｄａｒｄ ８０５１ ＭＣＵ ｃｏｍｐａｔｉｂｌｅ ａｒｅ ａｌｉａ－ ｌｙｚｅｄ，Ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＦＰＧＡ ｏｆ ＭＣ８０５１ ＩＰ Ｃｏｒｅ ａｌｅ ｄｅｓｃｒｉｂｅｄ ｉｎ ｄｅｔａｉｌ．Ｔｈｒｏｕｇｈ ｔｅｓｔ ｃｏｎｆｉｒｍａｔｉｏｎ，ｉｔｓ ｐｅｒｆｏｒｍａｎｃｅ ｉｓ ｈｉｇｈｅｒ ｔｈａｎ ｓｔａｎｄａｒｄ ８０５ １ ＭＣＵ，ａｎｄ ｃｏｎｖｅｎｉｅｎｃｅ ｉｎｔｅｇｒａｔｉｏｎ ｗｉｔｈ ｔｈｅ ｓｙｓｔｅｍ ｏｔｈｅｒ ｍｏｄｕｌｅ．Ｉｎ ｖａｒｉｏｕｓ ｅｍ－ ｂｅｄｄｅｄ ｓｙｓｔｅｍ ａｎｄ ＳＯＣ，ｔｈｅ ｕｓｅ ｏｆ ｔｈｅ ＩＰ Ｃｏｒｅ ｉｓ ｖｅｒｙ ｉｍｐｏｒｔａｎｔ． Ｋｅｙ ｗｏｒｄｓ：ＭＣＵ；ＭＣ８０５ １；ＩＰ Ｃｏｒｅ：ＦＰＧＡ；ＶＨＤＬ