多功能数字钟实验报告

指导教师：刘勇

2010年11月13日

目录

一、设计目的．．．．．．．．．．．

．．．．．．．．．．．．．．．．．．．．1

．．．．．．．．．．．．．．．．．．．．2

．．．．．．．．．．．．．．．．．．．．5

．．．．．．．．．．．．．．．．5

．．．．．．．．．．．．．6

3、校时电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7

4、时基电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．8

六、设计总电路图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8

七、设计结果及其分析．．．．．．．．．．．．．．．．．．．．．．．．．8

八、设计过程中的问题及解决方案．．．．．．．．．．．．．．．9

九、心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9

十、附录．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10

多功能数字钟电路设计

一、设计目的

通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；

二、课程设计为后续的毕业设计打好基础。毕业设计是系统的工程设计实践，而课程设计的着眼点是让我们开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，

二、

1、功能要求：

①基本功能: 翻1”，并

②扩展功能:

本低；

、

数字电子钟原理是一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，

并通过显示器显示时间。

四、主要元件及设备

1、给定的主要器件：

74LS00（4片），74LS160（4片）或74LS161（4片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），555（1片），开关（1个），电阻47k（2个）电容10uF（1个）10nF(1

个)

各元件引脚图如下图：

:

五、单元电路的设计

1、数字电子钟的设计提示1）、数字电子计时器组成原理

图1

2)

CLK

1

1 1 图

2 用整体置零法构成的12

3)、校时电路

校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。为

了电路简单，只对时和分进行校时。在分校

脉冲，采用快校时和慢校时两种方式。

U10A和U11A的使能端有效电

J2不接地时为计分功能。

]1)(1RC t

e Vc -∞ （1）

充电过程的方程式：

11

)31(32RC t e Vcc Vcc Vcc Vcc --+= (2) 充电时间为：

1)21(7.02ln )21(11C R R C R R t +=+= (3)

放电过程的方程式：

12

)03

2

(031RC t e Vcc Vcc --+= （4） 放电时间为：

127.02ln 221C R C R t == (5)

R1。通过

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡

器与分频器组合产生秒脉冲信号。

555与RC 组成的

1000Hz 脉冲。

六、设计总电路图

七、

本次实验基本达到了老师的要求，12

翻1

就是连接好译码显示电路后LED而且555定时

。还有就是

秒到分间的进位问题、分到时

60进制中出现

出现虚焊。60进制钟出现跳过几个数字的情况是将555的out输出端接到触发端，虽然有数字的输出但是不是连续的，说明触发端输出的波形不是完整的矩形波，经过示波器的调试知道从触发端输出的波形是三角波一类的，输出有波峰和波谷。同时也证明了要想得到60进制的连续数字必须

是一列矩形波。

九、心得体会

通过本次实验对输电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基

础的意义。

这次电子电路课程设计，也对电子电路设计的知识有了更深一步的了解，熟悉了更多不同的数字芯片，比如74LS00，74LS04,74LS48，74LS160，数码管等，这为我以后的电路设计打了一定的基础。在连接十二进制,六十进制的进位的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。在这次的设计中，我考虑了许多不同的方案，