软件无线电中采样率转换 毕业设计

软件无线电中采样率转换毕业设计西南科技大学本科生毕业论文 I
软件无线电中采样率转换的
FPGA实现
摘要:随着软件无线电的不断发展，采样率转换技术成为了软件无线电硬件平台的关键技术。

利用该技术处理不同标准和速率的信号，使其能够在同一个硬件平台上实现不同速率的信号传输。

合理的设计和实现采样率转换系统，是目前软件无线电领域研究的重点和难点。

详细阐述了软件无线电中采样率转换系统的理论知识，提出了基于FPGA的本文
采样率转换的整体设计方案，对两大核心模块:测试源模块和多速率处理模块进行了详细的设计。

在本方案中，测试源模块采用直接数字频率合成(DDS)技术，以ISE软件为平台，设计一个频率为2MHz、采样率为160MHz的正弦波。

多速率处理模块利用Matlab和ISE软件，完成了多速率处理模块中CIC抽取滤波器和HB抽取滤波器的详细设计，并对各个滤波器的功能进行仿真。

最后在Matlab和ISE软件中分别
测试信号进行8倍的抽取，对总体方案进行simulink仿真和ModelSim仿真，实现对
输出采样率为20MHz、频率仍是2MHz的无失真正弦波。

文末给出了设计过程中遇到的问题以及对问题的分析处理结果。

关键词: 采样率转换;DDS技术;CIC滤波器;HB滤波器;FPGA;
西南科技大学本科生毕业论文 II
Sample Rate Conversion Implemented with FPGA
in Software Radio
Abstract: With the development of software radio, sample rate conversion
technique plays a significant role in the hardware platform of software radio. Using this technology to deal with signal of different standards and rates can achieve signal sample rate conversion and signal transmission on the same hardware platform .Calculating and implementing a sample rate conversion system reasonably is important and difficult
for designer in the field of Software radio.
Expounding the basic theory of sampling rate conversion of software radio system, this paper proposes the overall design scheme of sample rate conversion which is based on
FPGA ,and the test source signal module and multi- rate processing module are discussed in detailIn this design, the test source signal ,a sine wave with frequency of 2MHz and sample rate of 160MHz, is designed in ISE software, adopting direct digital synthesis (DDS) technology. In multi-rate processing module, the CIC decimation filter and HB decimation filter are designed in detail, whose functions are emulated in ISE and Matlab software. Finally, output signal is converted into a undistorted sine wave with frequency of 2MHz and sample rate of 20MHz via the simulink emulation and ModelSim emulation which are completed in ISE and Matlab software. At the end of the thesis, it discusses the analysis and solution results to the problems, which are emerged in the design.
Key words: Sample Rate Conversion, DDS technique, CIC filter; HB filter ,
Field Programmable Gate Array(FPGA)
西南科技大学本科生毕业论文 III
目录
第1章绪
论 ..................................................................... (1)
1.1选题的背景及目的意
义 ..................................................................... .. (1)
1.1.1课题研究背
景 ..................................................................... (1)
1.1.2 课题研究的目的及意
义 ..................................................................... .. (1)
1.2 多速率信号处理和实现方
法 ..................................................................... (2)
1.2.1多速率信号处
理 ..................................................................... .. (2)
1.2.2多速率信号处理实现方
法 ..................................................................... ..2
1.3 设计指标和关键技
术 ..................................................................... .. (3)
1.4 本文主要内
容 ..................................................................... .............................3 第2章方案论
证 ..................................................................... (4)
2.1 系统设计思
想 ..................................................................... .. (4)
2.2 系统方案论
证 ..................................................................... .. (4)
2.2.1 正弦波发生器模块...................................................................... (4)
2.2.2 多速率处理模
块 ..................................................................... ................5 第3章系统设计相关原
理 ..................................................................... (6)
3.1 信号抽取原
理 ..................................................................... .. (6)
3.2 高效滤波
器 ..................................................................... (7)
3.2.1 CIC滤波
器 ..................................................................... . (7)
3.2.1.1 单级
CIC .................................................................... .. (8)
3.2.1.2 多级
CIC .................................................................... (10)
3.2.2 HB滤波
器 ..................................................................... (12)
3.2.3 FIR滤波
器 ..................................................................... (14)
3.2.3.1 FIR滤波器原
理 ..................................................................... . (14)
3.2.3.2 FIR的FPGA实现结
构 .............................................................. 15 3.3 直接数字合成(DDS)技
术 ..................................................................... ........ 16 第4章系统总体设计和核心模块设
计 ...................................................................
18
4.1 多速率系统方案总体设
计 ..................................................................... .. (18)
4.1.1 多速率系统总结构...................................................................... . (18)
西南科技大学本科生毕业论文 IV
4.1.2参数计
算 ..................................................................... (18)
4.2 核心模块设
计 ..................................................................... (19)
4.2.1 DDS模块设
计 ..................................................................... (19)
4.2.2 CIC滤波器设
计 ..................................................................... . (21)
4.2.2.1 积分模
块 ..................................................................... (21)
4.2.2.2 抽取模
块 ..................................................................... (22)
4.2.2.3 梳状模
块 ..................................................................... (23)
4.2.2.4 CIC参数计
算 ..................................................................... .. (23)
4.2.3 HB滤波器设
计 ..................................................................... .. (25)
第5章系统 FPGA 硬件代码设计和仿
真 (29)
5.1测试源文
件 ..................................................................... .. (29)
5.2 CIC抽取滤波器仿
真 ..................................................................... .. (29)
5.3 HB抽取滤波器仿
真 ..................................................................... (32)
5.4多速率系统仿
真 ..................................................................... (34)
结
论 ..................................................................... ..................................................... 37致
谢 ..................................................................... ..................................................... 38 参考文献...................................................................... ................................................ 39 附录1:FPGA设计顶层原理
图 ..................................................................... ............ 41 附录2:DDS 测试源Verilog HDL代
码 ....................................................................
42 附录3: CIC抽取滤波器Verilog HDL代
码 (44)
附录4: HB抽取滤波器Verilog HDL代
码 (48)
附录5: MATLAB 产生ROM程
序 ..................................................................... ........... 55 附录6: CIC 抽取滤波器M文
件 ..................................................................... .. (56)
西南科技大学本科生毕业论文
第1章绪论
1.1选题的背景及目的意义
1.1.1课题研究背景
软件无线电是一种新型无线通信技术，其中心思想是:构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、数据格式、调制解调类型、加密模式、通信协议等用软件来完成，并使宽带A/D和D/A转换器尽可能地靠近天线，
[1]以研制出具有高度灵活性和开放性的新一代无线通信系统。

随着数字信号处理的不断发展，对信号的处理和存储、编码和传输等的工作量越来越大。

为了减少计算工作量、节省存储空间，在一个信号处理系统中经常需要做不同的采样处理，以及在这些不同采样率信号之间进行采样率转换。

在这种需求下，多率数字信号处理技术应运而生，并逐渐发展起来。

采样速率转换是数字信号处理领速
域一个重要的组成部分，即要求该数字系统在多采样率状态下也能很好地工作。

多速
[2]率信号处理产生于20世纪70年代，具有重要的理论价值和工程价值。

近10年来，大规模集成电路的不断发展以及A/D、D/A采样率的不断增高，促使多速率数字滤波器和滤波器组在很多领域得到了广泛的应用，如数字音频处理、语音处理、数字通信、频谱分析、子带编码、图像压缩、模拟语音保密系统、雷达系统和天线系统等。

随着无线通信、信号处理技术和FPGA相关技术的发展，多速率信号处理将有很好的发展前景。

1.1.2 课题研究的目的及意义
随着软件无线电的发展，多速率信号处理技术成为了软件无线电中的关键技术。

在多标准化的数字通信接收机系统中，进行采样率转换的目地是为了将天线上接收到的、经ADC采样频率数字化的信号进行转换，以方便在现有的DSP处理器上
[3]进行处理。

因此多速率信号处理技术成为了软件无线电硬件平台所必须的基本功能。

怎样合理的设计和实现信号采样率的转换，已成为目前软件无线电领域中研究的重点及难点。

通过该课题可以研究多速率信号处理的基本理论和实现方式;掌握用FPGA进行系统设计的基本流程;研究正弦信号发生器的相关理论及其FPGA实现方法;掌握设
1
西南科技大学本科生毕业论文计抽取滤波器组:CIC和HB滤波器，并学会使用MATLAB软件进行仿真和FPGA实现。

1.2 多速率信号处理和实现方法
1.2.1多速率信号处理
在很多情况下，抽样率是固定值，即系统采用一个固定的抽样频率。

但是，有fs
[4]时会遇到抽样率的变换问题，即要求系统工作在“多抽样率”情况下:例如，语音、视频、数据等多种媒体的传输，它们的频率不尽相同，抽样率自然也不
同，必须进行抽样率的转换;又如，为了降低由于抽样率太高而引起的数据冗余，则需要降低抽样率;再如，当两个数字系统的时钟频率不同时，如果信号要在这两个系统中传输，为了方便对信号进行处理、编码、传输和存储，则需要根据时钟频率对信号的抽样率进行转换;还有，在同一种处理算法中的不同部分如果采用了不同的抽样率，会使处理更加有效，等等。

上面各种应用中，有的要求要用到抽样率的转换，有的要求系统工作在多抽样率状态。

在人们不断的研究过程中，逐渐意识到了“多速率数字信号处理”的重要作用。

多速率信号处理作为软件无线电系统中的基础理论，有着举足轻重的地位。

该技术通过内插和抽取改变数字信号的采样速率，以达到软件无线电系统中不同模块
[5]对信号速率的不同要求，是数字下变频和数字上变频的重要技术。

它的优势在于可以降低系统实现的复杂度和计算复杂度，还可以降低传输速率，以及减少存储量等等。

1.2.2多速率信号处理实现方法
实现抽样率的转换从概念上讲，有两种方法。

一种方法,是先把离散时间信号(序列)经过D/A变换器转换成模拟信号，再经A/D变换器对以另一个采样
x(n)x(t)x(t)aa
[2]率抽样。

但是，经过D/A和A/D变换后，会引入失真和产生量化误差，影响精度;另一种方法，是直接在数字域对已抽样信号(序列)作抽样率的变换，得到新的抽样x(n)
信号，而不必将信号在数字域和模拟域之间不断变换。

因此，人们采用数字方法来变换抽样率。

多速率信号处理主要有两种基本处理方法:抽取和内插。

减小抽样率的过程称为信号的“抽取”，也称“抽样率压缩”;增加抽样率的过程称为信号的“插
[4]值”，也称“抽样率扩张”。

但是对于一个限带信号，并不能随意的抽取和
2
西南科技大学本科生毕业论文内插。

因为抽取可能产生混叠，内插会产生镜像，所以需要在抽取前进行抗混
[6]叠滤波，在内插后进行抗镜像滤波。

单纯的抽取和内插比较简单，所以更加关键的部分是进行信号抽取前滤波器的设计以及信号内插后滤波器的设计。

在本设计中，要实现的是采样率的降低，因此在设计过程中只需要考虑抽取前滤波器的设计。

1.3 设计指标和关键技术
本课题设计指标:写一个用于测试系统的源(一个频率为2MHz正弦波)，要求采样率为160MHz。

经过抽取滤波器进行降速和要求得到采样率为20MHz、频率仍的是2 MHz的无失真正弦波。

分别要求MATLAB的仿真和VHDL(Verilog HDL)实现。

主要涉及的关键技术:?正弦信号发生器的相关理论和FPGA实现方法?信号的抽取理论?抽取滤波器的设计。

其中，抽取滤波器的设计为本设计中的难点和重点。

1.4 本文主要内容
本文主要介绍了软件无线电中采样率转换的FPGA实现的设计。

主要从选题背景、信号抽取原理介绍、总体方案论证、子模块设计和总体方案验证这五个方面来阐述，组织结构如下:
第一章首先介绍选题背景和意义，然后将本系统实现中涉及到的相关技术进行简要介绍。

第二章详细阐述信号抽取原理和高效滤波器原理，为设计奠定基础。

第三章进行方案的比较和选择，通过对各个模块的不同实现方法进行分析，选择最佳实现方案，同时还介绍了各个模块的功能和设计指标。

第四章介绍子模块设计，详细阐述了各个模块的设计方法和注意事项。

包括DDS模块、CIC模块和HB模块的设计。

第五章进行系统验证，给出了DDS正弦波产生模块、CIC抽取模块，HB抽取模块和系统级性能仿真。

对设计指标进行验证，通过结果分析系统性能。

3
西南科技大学本科生毕业论文
第2章方案论证
2.1 系统设计思想
本设计中，首先需要设计一个产生正弦信号的模块，用做测试源，用于实现采样率的转换。

由于直接数字频率合成方法具有相对带宽宽、频率转换时间短、频率分辨率高的特点，因此，可以采用直接数字频率合成(DDS)技术设计正弦信号产生模块。

利用FPGA能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度
[7]误差非常小，能满足大多数信号源要求。

在本设计中，首先用Verilog HDL 语言设计一个DDS模块，由该模块产生一个频率为2MHz、采样率为160MHz的正弦波。

然后将此测试源进行多级抽取滤波，得到采样率为20MHz、频率仍是2MHz的正弦波。

2.2 系统方案论证
2.2.1 正弦波发生器模块
通常，模拟信号生成技术包括直接模拟合成(DAS)和锁相环(PLL)方法。

DAS将不同晶体的频率进行混频并/或利用它们的谐波来产生各种频率。

这在某种程度上是一种理想的情况，因为一方面要保证本地振荡器的谐波能力，另一方面还要保证
晶振振荡器的稳定度和纯度。

DAS器纯度很高，并且还能保证优于-80dB的低杂散输出，甚至在0.1~20us的范围内具有快速切换能力。

但是，DAS器要受到体积、功耗和成本的限制，这使得它很难应用于便携式设备。

PLL采用的是跟踪参考频率的反馈机制，它由一个压控振荡器(VCO)、一个相位检测器、多个分频器和一个环路滤波器组成[8]。

PLL合成器能够以较低的成本提供较高的频率分辨率和非常低的杂散输出，但它达不到和DAS器一样低的相位噪声电平。

此外，PLL合成器自身的频率切换时间也比较慢。

DDS不仅解决了与DAS和PLL技术相关的多数问题，而且DDS具有低成本、低功耗、高分辨率和转换时间短等优点。

此外，DDS系统的基本结构比较简单，并且易于实现。

因此，DDS系统被广泛地应用到数字通信系统中。

[8]DDS系统有2种基本的实现方法。

第一种方法称为只读存储器查找表(ROM LUT)法，该方法可以用来产生正弦波信号。

将正弦波形的抽样值存放在ROM中，
4
西南科技大学本科生毕业论文通过一个DAC周期地进行输出从而产生输出波形。

采用这种方法不仅可以生成任意波形，而且可以得到很比较高的频谱纯度。

第二种方法是脉冲输出直接数字合成(PO DDS)法，这种方法使用一个相位累加器得到周期性脉冲，进而根据这些脉冲产生其他波形。

这种DDS方法生成脉冲、锯齿或矩形波形。

其他波形要通过这些基本波形来产生。

在实际应用中，只读存储器查找表法最具有价值，应用最广泛，因此，本设计中采用该方法设计正弦波信号产生模块。

2.2.2 多速率处理模块
目前为止，对于多速率处理系统，软件无线电还没有一种规范统一的做法。

一般来说，实现多速率处理主要有三种做法。

?多速率处理系统中的滤波器都使用FIR滤波器，结合抽取器或内插器来实现采样率的转换。

?多速率处理系统中的滤
波器使用CIC滤波器，FIR滤波器，结合抽取器或内插器来实现采样率的转换。

?现阶段最为常用的方法是将多速率处理系统中的滤波器使用CIC滤波器，HB滤波器，FIR滤波器，结合抽取器或内插器来实现采样率的转换。

第一种方法可以使系统的滤波性能达到最优化，但是如果全部使用FIR滤波器，不但对硬件资源要求很高，而且在运算处理时也耗时。

因此，从现阶段硬件的处理速度来看，还不太可能出色的实现。

即使实现了，成本也非常昂贵。

因此第一种方法虽然理论可行，但是没有多大的工程价值;第二种方法适用于抽取倍数不大的情况，因为如果系统抽取前的抗混叠滤波任务都由CIC滤波器完成，由于CIC本身的一些特性，当抽取倍数过大的时，CIC的通带纹波会很
[9]大，滤波效果会受到影响;第三种方法称为“大三级结构”，它保留了CIC 滤波器，但是并没有把全部抽取滤波的任务交给CIC滤波器，而是根据一定条件下CIC的抽取极限，当抽取倍数D大于CIC的抽取极限时，就采用HB滤波器和2倍抽取器，最后再用一级FIR滤波器进行精确滤波，滤掉无用的信号。

从以上分析可以看出，第三种方法既节省了硬件资源又得到优良的滤波效果，因此得到了广泛的推广和应用。

经过上述分析，本设计中采用的采样率转换的原理框图如图2-1所示。

多速率 CIC抽取滤HB抽取滤FIR低通滤波DDS 处理模块波器模块模块(可选) 波器模块模块
模块图2-1 系统原理框图
5
西南科技大学本科生毕业论文
第3章系统设计相关原理
经过第二章的方案论证，对总体方案有了初步的了解。

下面将对系统设计中所涉及的原理进行阐述。

3.1 信号抽取原理
当连续时间信号的奈奎斯特频率(，为信号最高频率)远远小于ff,2ffs0s0hh 信号的抽样频率时，即时，信号的抽样数据量太过庞大，有冗余。

使后面的ff，，ss0
滤波器设计难度增加，运算量也会加大。

为了方便数据的处理和计算，就需要降低数据量，即需要对信号进行抽取，也称为下采样。

每隔D-1个(D为整数)对数X(n)
据序列进行抽取，称为整数倍抽取，D为抽取因子。

作D取1的抽取得到，
x(n)x(n)d这种操作的原理框图如图3-1所示。

抽取器x(n)xd(n)
Dfsfs’=fs/D
图3-1抽取器原理框图
一般来说，如果原序列的抽样频率满足奈奎斯特抽样定理，即，就不ff,2fssh 会产生频率响应的混叠失真。

当再作D倍的抽取时，只要将原序列的一个周期的x(n)频谱限制在范围内，则抽取后的信号的频谱就不会产生混叠失真。

,,,
/Dx(n)d
换句话说，只要原信号的抽样频率满足，当再做D倍的抽取时，信
f,2Dfx(n)fssh
号的频谱就不会产生混叠。

为了不发生混叠失真，在做抽取之前，通常都要先x(n)d
对原信号作防混叠低通滤波。

并且，此滤波器的通频带为，经过这样,,,
/Dx(n)
限制信号频带后，再抽取，就不会产生混叠失真现象了。

图3-2为加入防混叠滤波器的D取1抽取器的原理框图，它是抽取器的最一般表示方法。

x(n)x(n)h(n)抽取器x(n)ed
jwffs’=fs/D)H(eDsfs
图3-2 一般抽取器系统的框图
j, 其中，防混叠低通滤波器的理想频率响应为，即:He()d
6
西南科技大学本科生毕业论文
,1,/,,,D，,j,He(),,d0,/,,D，,, (3-1)
j,H(e)j,d设用来逼近的实际滤波器的单位冲激响应为，其频率响应为。

利
h(n)H(e)用，则输入和中间输出的关系为: x(n)h(n)x(n)e
,,
x(n),h(i)x(n,i),x(i)h(n,i)e,,ii,,,,,, (3-2)
经抽取后的序列为，则有: x(n)x(n)ed
,,
xnxDnhixDnihDnixi()()()()()(),,,,,,,deii,,,,,, (3-3)
3.2 高效滤波器
在数字信号处理中，理论上为了满足通带内线形相位、较好的通带容差和阻带衰减，一般会使用FIR滤波器。

但是，当信号采样率fs比信号带宽B大很多时,要设计一个比较精确的FIR滤波器是挺困难的。

此时设计出的FIR滤波器的阶数N会很大。

N值太大主要会带来两个问题:第一，信号经过滤波器的时间会变得比较长，即增加了延时;第二，硬件实现时，N值每增加1个也会多使用一个乘法器，这会导致硬件资源消耗急剧增加。

因此，为了解决上述两个问题，就有必要寻找高效的滤波器。

采用高效滤波器，既可以节省后续运算量也可以节省硬件资源。

高效三级结构:CIC，HB，FIR。

CIC放在第一级，作为大倍数滤波器比较常用的是以下
抽取前的抗混叠滤波，但是如果抽取倍数过大时，设计出来的CIC的综合指标达不到应有效果。

此时可以适当降低CIC滤波器的抽取倍数，剩下的冗余量留给HB抽取，
[10]当采样率下降到设计指标时，就可以直接进入FIR滤波了。

整个采样率转换系统的带宽主要是由FIR滤波器决定的，它们各自的滤波作用如下:CIC主要是进行粗略滤波;由于HB具有良好的阻带抑制能力，它的作用主要是用来抑制CIC不能滤除的阻带信息;FIR主要是实现精确滤波，它的作用是尽量保证只让有用的信号进入系统，因此过渡带需要尽可能地窄。

3.2.1 CIC滤波器
CIC滤波器(Cascade Integrator Comb, CIC)由Hogenauer引入的“级联积分梳妆”滤波器，因此也被称为Hogenauer滤波器，是高效滤波器之一。

该
7
西南科技大学本科生毕业论文
[11]滤波器是在高速抽取或者插值系统中非常有效的单元，它结构简单，处理速度快，最大的优点是不需要进行乘法运算，并且可以对高速数据流进行低通滤波，当抽取因子不是2的幂次倍时也可以进行抽取处理。

通常，都将它用在多级抽取的第一级，完成较大倍数的抽取。

CIC 3.2.1.1 单级
CIC滤波器的冲激响应满足如式(3-4)
1,01,,,nD,hn(),,0,nD,, (3-4) 其中，D为CIC滤波器的阶数，也称为抽取因子。

可以看出，CIC其实是FIR滤波器的一种特殊情况。

从式(3-4)得知，CIC滤波器是系数全为1的FIR滤波器，因此一个4阶CIC滤波器的FIR形式的实现原理框图如图3-3所示。

从该结构图中可以看出，CIC滤波器没有乘法器，因此在实现上也节省硬件资源。

但是，当滤波器的阶数不断增大时，这种结构也会出现弊端。

随
着D的增大，移位寄存器数量将会跟着增加，滤波器的延时就会增大。

而且，D越大，该结构中加法器的数量就越多，需要用到的加法器个数大致为。

log()2D 移位移位移位移位 xn()
寄存器寄存器寄存器寄存器
求 yn()
和
图3-3 4阶CIC滤波器的FIR形式结构图
根据Z变换的定义，单级CIC滤波器的传递函数为
D,1 (3-5) 1,,nDHzhnzz()()(1),,,,,1令 1,zn,0
1 (3-6) Hz(),1,11,z
,DHzz()(1),, (3-7) 2
这里，称H(z)为积分滤波器，H(z)为梳妆滤波器。

如果按照H(z) H(z)级联1212的的形式来实现的话，其原理图如图3-4所示:
8
西南科技大学本科生毕业论文
++
--1-Dzz
积分部分梳状部分
图3-4 CIC积分梳妆级联结构
积分滤波器是一个单极点的IIR滤波器，其反馈系数为1，时域状态方程如下: (3-8) ynynxn()(1)(),,，
其频率响应为
,j1ej,,1He()(sin(/2)),,,1,j,21,e (3-9) 梳妆滤波器的时域状态方程为: (3-10) ynxnxn()()(1),,,
其频率响应为
jjDjD,,,,,/2 (3-11) HeeDe()12sin(/2),,,,2
单级CIC滤波器的频率响应为
D,1,jnjj,,,j,HehneHeHe()()()(),,,12
n,0 (3-12)
sin(/2),D,,jD(1)/2,j,Hee(),sin(/2), (3-13) 单级CIC滤波器的幅频特性: sin(/2),Dj,He(),sin(/2), (3-14) 如图3-5，区间为其主瓣，其他区间称为旁瓣。

从图中可以看出，当(0,2/),D
频率不断增大时，旁瓣电平会不断减小。

单级CIC当时，主瓣电平为 ,,0
,j (3-15) HeD(),
,,,3/D当时，第一旁瓣电平为
sin(3/2)1,j,He(),,sin(3/2)sin(3/2)DD,, (3-16)
9
西南科技大学本科生毕业论文
,jHe()
D
......
,......2/,D4/,D6/,D8/,D10/,D12/,D
图3-5 CIC幅频响应图此时，当D>>1时
112Dj,He(),,,sin(3/2)3/23DD,,, (3-17)
,sD 它与主瓣电平()的比值为
D3,s,,,20lg20lg13.465dB,2/32D, (3-18)
CIC13.465dB可见单级滤波器旁瓣电平还是比较大的，只比主瓣衰减了，因此可以得知该滤波器的阻带衰减较差。

一般说来，滤波器的阻带衰减应该达
[12]50dBCIC到左右。

因此，单级的实际用途不大。

但是可以采用多级级联的
办法来提高阻带衰减。

在实现单级CIC滤波器时，通过Nobel恒等式，可以把原本在CIC滤波器之后的抽取器放到积分器和梳状滤波器的之间，经过变换后的CIC滤波器实现原理图如图3-6所示。

这个结构的好处在于，只用改动参数D就可以实现任意整数倍抽取，非常方便。

抽取++D倍--1-1zz
图3-6 CIC实现原理图
3.2.1.2 多级 CIC
由于单级CIC滤波器对旁瓣抑制差，因此，为了提高阻带衰减，必须通过
10
西南科技大学本科生毕业论文多级级联来实现。

如图3-7所示，CIC工作在非常高的速率可以通过Noble恒
[13]等式得到工作在低速率的CIC滤波器，其中，图(a)为3级CIC抽取滤波器，(b)是经过整合后的CIC抽取滤波器结构，(c)是经过Noble变换的等效CIC滤波器结构。

经过Noble变换的CIC抽取滤波器被称为Hogenauer抽取滤波器。

从中可以看出，该结构的滤波器最容易实现且占用资源少。

CICCICCIC
D++++++
----1-D-1-D-1-Dzzzzzz
(a)3级CIC抽取滤波器
IntegratorsComb Filters
D++++++
----1-1-1-D-D-Dzzzzzz
(b)经过重排的3级CIC抽取滤波器
Derivative FiltersIntegrators
D++++++
----1-1-1-1-1-1zzzzzz
(c)3级Hogenauer抽取滤波器
图3-7不同滤波器的设计
一个N级CIC滤波器的z域传递函数如下:
,D1,zNHz()(),,11,z (3-19) N级CIC滤波器的频率响应为
D,1,jnjj,,,j,HehneHeHe()()()(),,,12
n,0 (3-20)
sin(/2),D,,jD(1)/2,j,Hee(),sin(/2), (3-21) N级CIC滤波器的频率响应函数为
11
西南科技大学本科生毕业论文
HsHsHsHsHs()()()()...(),,,,,,123N (3-22)
sin(/2),D,,jD(1)/2,NHse()(),,sin(/2), (3-23)
sin(/2),D,,jDN(1)/2,jN,Hee()()N,sin(/2), (3-24) N级CIC滤波器的幅频特性为
Nsin(/2),Dj,He()N,sin(/2), (3-25)
,,0N级CIC滤波器，当时，主瓣电平为
j,N (3-26) HeD()N,
,,,3/D当时，第一旁瓣电平为
NNsin(3/2)1,j,He()N,,sin(3/2)sin(3/2)DD,, (3-27) 此时，当D>>1时
NN112Dj,NHe()()N,,,sin(3/2)3/23DD,,, (3-28)
,s 它与主瓣电平的比值为
ND3,,,,20lg20lg13.465()NNdB,sN2/32D, (3-29) 一般说来，阻带衰减大于
50dB就可以了。

计算得知，当N=4时，为53.86dB，当N=5时，为67.325dB。

3.2.2 HB滤波器
[14]半带滤波器有如下特性:
1)半带滤波器的冲激响应h(n)为实数，且为偶对称，即h(n)=h(-n)，长度
N=2L+1为基数，其冲激响应满足式(3-30)
1,0n,,hn(),,0,2,4,n,,,, (3-30) 可以看出，半带滤波器的冲激响应h(n)除了零点不为零，在其余偶数点处全为零，所以当采用半带滤波器来实现抽取时，只需一半的计算量，计算率较高，特别适合实时处理。

12
西南科技大学本科生毕业论文 2)半带滤波器(HB)是一种特殊的FIR滤波器，在归一化数字频率表示中，
其频率响应满足以下关系:
,,,sp,,,
,sp,,,,,, (3-31) ,p,s)(其中，为通带截止频率，阻带截止频率。

上式说明阻带宽度与通,,,s
3-7 带带宽是相等的，通带和阻带的波纹系数也是相等的，如图所示:,p
j,j(),,,He()He()
1
1/2
,,ps,,,/2
图3-7 HB幅频响应图
HB 滤波器主要有如下性质:
jj,,,(),(3-32) HeHe()1(),,
j,/2(3-33) ,He()0.5
hkk()0,2,4...,,,,(3-34)
j,He()
1
1/2
,
,,/2
j,He()
1
1/2
,
,3/2,,/2
图3-8 HB抽取前后频谱混叠图
,,ps,3-7HBHB图中的滤波器，在有一定过渡带，因此，滤波器并不满足
x(n)HB抽取无混叠条件，必然会产生混叠。

假设有一个全频信号，经过滤波23-8 器，倍抽取前和抽取后的频谱混叠图所示。

13
西南科技大学本科生毕业论文。