第5章半导体存储器
合集下载
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
五章存储器ppt课件
CS 6116 WE ③ D7～ D0
A0～ A10
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
部分译码法
第5章 半导体存储器
线选法
线选法是指高位地址线不经过译码，直接作为存 储芯片旳片选信号。
每根高位地址线接一块芯片，用低位地址线实现 片内寻址。
线选法旳优点是构造简朴，缺陷是地址空间挥霍 大，整个存储器地址空间不连续，而且因为部分 地址线未参加译码，还会出现地址重叠
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 片选
D7～D4 D3～D0
第5章 半导体存储器
A9～A0
CE
2114
A9～A0 CE 2114
（2） I/O4～I/O1
（1）
I/O4～I/O1
存储器容量扩充
单元数扩充
0000000001
译码器
A19～A10
0000000000
片选端
CE （1）
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
全译码法
第5章 半导体存储器
部分译码法
部分译码法是将高位地址线中旳一部分（而不是 全部）进行译码，产生片选信号。
该措施常用于不需要全部地址空间旳寻址能力， 但采用线选法地址线又不够用旳情况。
采用部分译码法时，因为未参加译码旳高位地址 与存储器地址无关，所以存在地址重叠问题。
间 tRH :地址无效后数据应保持旳时间 tOH :OE*结束后数据应保持旳时间
第5章 半导体存储器
SRAM写时序
第5章 半导体存储器
SRAM写时序
TWC :写周期时间 tAW :地址有效到片选信号失效旳间隔时间 TWB :写信号撤消后地址应保持旳时间 TCW :片选信号有效宽度 TAS :地址有效到WE*最早有效时间 tWP :写信号有效时间 T时W间HZ :写信号有效到写入数据有效所允许旳最大 TDW :写信号结束之前写入数据有效旳最小时间 TDH :写信号结束之后写入数据应保持旳时间
A0～ A10
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
部分译码法
第5章 半导体存储器
线选法
线选法是指高位地址线不经过译码，直接作为存 储芯片旳片选信号。
每根高位地址线接一块芯片，用低位地址线实现 片内寻址。
线选法旳优点是构造简朴，缺陷是地址空间挥霍 大，整个存储器地址空间不连续，而且因为部分 地址线未参加译码，还会出现地址重叠
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 片选
D7～D4 D3～D0
第5章 半导体存储器
A9～A0
CE
2114
A9～A0 CE 2114
（2） I/O4～I/O1
（1）
I/O4～I/O1
存储器容量扩充
单元数扩充
0000000001
译码器
A19～A10
0000000000
片选端
CE （1）
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
全译码法
第5章 半导体存储器
部分译码法
部分译码法是将高位地址线中旳一部分（而不是 全部）进行译码，产生片选信号。
该措施常用于不需要全部地址空间旳寻址能力， 但采用线选法地址线又不够用旳情况。
采用部分译码法时，因为未参加译码旳高位地址 与存储器地址无关，所以存在地址重叠问题。
间 tRH :地址无效后数据应保持旳时间 tOH :OE*结束后数据应保持旳时间
第5章 半导体存储器
SRAM写时序
第5章 半导体存储器
SRAM写时序
TWC :写周期时间 tAW :地址有效到片选信号失效旳间隔时间 TWB :写信号撤消后地址应保持旳时间 TCW :片选信号有效宽度 TAS :地址有效到WE*最早有效时间 tWP :写信号有效时间 T时W间HZ :写信号有效到写入数据有效所允许旳最大 TDW :写信号结束之前写入数据有效旳最小时间 TDH :写信号结束之后写入数据应保持旳时间
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
半导体存储电路半导体存储电路
Q* = D
01 0
3 状态转换图
10 1 11 1
2017-9-3
第五章 半导体存储电路
30
§5.3 触发器
五、不同逻辑功能的触发器间的转换 z将 JK 触发器用作 SR、T 触发器
2017-9-3
第五章 半导体存储电路
31
§5.3 触发器
六、触发器的电路结构和逻辑功能、触发方式的关系 1 电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的对应关系。 z两个电平触发D触发器构成的边沿触发JK触发，"从"置0
(3)若J = K = 0则CLK = 1时，
⎧Q ⎩⎨Q
= =
10,,"主"保持
⇒
CLK
=
0后，"从"保持
(4)若J = K = 1则CLK = 1时，
⎧若Q = 1,则"主"置0, ⎩⎨若Q = 0,则"主"置1,
⇒ CLK = 0后，"从"= (Q)′
2017-9-3
Q* = D = ((J + Q)′ + KQ)′ = JQ′ + K′Q
2017-9-3
第五章 半导体存储电路
32
§5.3 触发器
2 电路结构和触发方式 电路的触发方式是由电路结构决定的，即电路结构形式与触发 方式之间有固定的对应关系。 ¾凡是采用同步SR结构的触发器，一定是电平触发方式； ¾凡是采用两个电平触发D触发器结构、维持阻塞结构或者 利用门电路传输延迟时间结构组成的触发器，一定是边沿触 发方式。 ¾凡是采用主从SR结构的触发器，一定是脉冲触发方式；
按存储数据的原理：静态触发器和动态触发器
微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
半导体存储器
例：一片62256为RAM存储器，位容量=32K×8 说明该存储器芯片具有15根地址线，8根数据线，除此之外，RAM还应 具有/CE、/OE、/WE三根控制线（片选、读控制、写控制） 注：有时也以字节(Byte)为单位表示存储器容量 1KB = 1024B，1MB = 1024KB，1GB = 1024MB，1TB = 1024GB
27**系列 2716 2732 2764 … 27040 4. 可电擦除、可编程ROM (EEPROM) —— 可多次擦除和重写（电擦除）
2817 28C64 28C256 4种工作方式：读方式、写方式、字节擦除方式和整体擦除方式 5. 闪烁存储器(FLASH ROM) —— 属于EEPROM类型，性能优于EEPROM
5
24 A9
6 23 A11
7 22 /OE
8
21 A10
9
20 /CS
10 19 D7
11 18 D6
12 17 D5
13 16 D4
14 15 D3
62256逻辑图
A14
A13
D7
A12 A11 A10 A9
A8 A7 A6 A5
D6
D5 D4 D3 D2 D1 D0
A4
A3
A2
A1
A0 CS OEWE
存储器基本知识
62256工作表 CS WE OE D7~D0 H × × 高阻 L H L 输出 L L H 输入 L L L 输入 L H H 高阻
存储器基本知识
2. 27256 － 32K*8 EPROM
Vpp
A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2
GND
27256引脚图
27**系列 2716 2732 2764 … 27040 4. 可电擦除、可编程ROM (EEPROM) —— 可多次擦除和重写（电擦除）
2817 28C64 28C256 4种工作方式：读方式、写方式、字节擦除方式和整体擦除方式 5. 闪烁存储器(FLASH ROM) —— 属于EEPROM类型，性能优于EEPROM
5
24 A9
6 23 A11
7 22 /OE
8
21 A10
9
20 /CS
10 19 D7
11 18 D6
12 17 D5
13 16 D4
14 15 D3
62256逻辑图
A14
A13
D7
A12 A11 A10 A9
A8 A7 A6 A5
D6
D5 D4 D3 D2 D1 D0
A4
A3
A2
A1
A0 CS OEWE
存储器基本知识
62256工作表 CS WE OE D7~D0 H × × 高阻 L H L 输出 L L H 输入 L L L 输入 L H H 高阻
存储器基本知识
2. 27256 － 32K*8 EPROM
Vpp
A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2
GND
27256引脚图
微机接口与汇编语言复习题(五)
第5 章存储器系统6-1半导体存储器分为哪两大类?随机存取存储器由哪几个部分组成?答:分为随机存取存储器(RAM)和只读存储器(ROM)两大类。
RAM由地址寄存器、译码驱动电路、存储体、读/写驱动电路、数据寄存器和控制逻辑6部分组成。
6-2简述RO M、PRO M、EPR O M、EE PROM在功能上各有何特点。
答:①ROM是只读存储器，使用时只能读出，不能写入，适用于保存不需要更改而经常读取的数据，通常使用的光盘就是这类存储器。
②P ROM属于一次可编程的ROM，通常使用时也只能读出，不能写入，通常使用的刻录光盘就属于此类存储器。
最初从工厂中制作完成的PROM内部并没有资料，用户可以用专用的编程器将自己的资料写入，但是这种机会只有一次，一旦写入后也无法修改，若是产生了错误，己写入的芯片只能报废。
③E P ROM属于可擦除R O M，但是用户需要使用专用的紫外线擦除器对其进行数据擦除，并使用专用的编程器对其重新写入数据。
④EEPROM是电可擦写R O M，也可以用专用的编程器对其进行擦写。
6-3存储器的地址译码有几种方式?各自的特点是什么?答:地址译码有3种方式:线选法、全译码法和部分译码法。
①线选法:使用地址总线的高位地址作为片选信号，低位地址实现片内寻址。
优点是结构简单，需要的硬件电路少，缺点是地址不连续，使用不方便，而且同一存储区的地址不唯一，造成地址空间浪费。
②全译码法:将地址总线中除片内地址以外的全部高位地址都接到译码器的输入端参与译码。
特点是每个存储单元的地址是唯一的，地址利用充分，缺点是译码电路复杂。
③部分译码法:将高位地址的部分地址线接到译码器参与译码，产生存储器的片选信号。
特点是各芯片的地址是连续的，但是地址不唯一，仍然存在地址的堆叠区。
6-4某RAM芯片的存储容量为1024x8位，其中几条地址线?几条数据线?若己知某RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是多少?答:其中有10条地址线，8条数据线。
大学微机原理半导体存储器详解演示文稿
当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
存储器
外存平均访问时间ms级: 硬盘 9~10ms 光盘 80~120ms 内存平均访问时间ns级: SRAM Cache1 ~ 5ns SDRAM内存 7~15ns EDO内存 60~80ns EPROM存储器 100~400ns
5.1.3 半导体存储器芯片的结构
地 址 寄 存 地 址 译 码
存储体
– – – – – – 8根地址线 A7～A0 1根数据输入线 DIN 1根数据输出线 DOUT 行地址选通 RAS* 列地址选通 CAS* 读写控制 WE*
NC DIN WE* RAS* A0 A2 A1 GND
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VSS CAS* DOUT A6 A3 A4 A5 A7
5.2.3 动态RAM
• DRAM的基本存储单元是单个场效应管及其极 间电容 • 每个基本存储单元存储二进制数一位 • 许多个基本存储单元形成行列存储矩阵 • 必须配备“读出再生放大电路”进行刷新 • 每次同时对一行的存储单元进行刷新
• DRAM一般采用“位结构”存储体： –每个存储单元存放一位 –需要8个存储芯片构成一个字节单元 –每个字节存储单元具有一个地址
一、DRAM一般结构
Ed T0 B 位线 C0 Y选择线 （列） T2 A 数据线
字线 X(行)选择线 C C1 T1
预充
特点：外部地址线是内部地址的一半
动态RAM的举例－Intel 2164
4.2 随机读写存储器（RAM）
二、DRAM芯片2164
• 存储容量为 64K×1 • 16个引脚：
Cache
CPU I/O接口
内存
外存
5.1 半导体存储器的分类
微机原理半导体存储器
• 如 386或486微机： 物理存储器CPU能够访问旳存储器，是232字节（32
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
阎石《数字电子技术基础》(第6版)配套题库-考研真题精选(第5~8章)【圣才出品】
2 / 93
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
单片机教程 第5章-存储器
MOS存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点
动态DRAM 数据存储器 动态 RAM Random Access Memory 静态SRAM 静态 MOS存储器 存储器 掩膜ROM — Read Only Memory 非易失 掩膜 ROM 现场可编程 现场可编程PROM — Programmable ROM 程序存储器 可擦可编程EPROM — Erasable PROM 可擦可编程 电可擦可编程E 电可擦可编程 2ROM — Electrically EPROM 闪速存储器 — Flash Memory
第5章：半导体存储器
本章基本要求： 本章基本要求：
1、存储器基本概念 2、RAM、ROM存储器工作原理RAM、ROM存储器工作原理 存储器工作原理51单片机系统外部存储器的连接 单片机系统外部存储器的连接* 3、51单片机系统外部存储器的连接*
单极性MOS存储器分类 存储器分类 单极性
易失
双极性存储器有TTL、ECL
5.1
半导体存储器基础
1、单译码编址存储器 如图：注意地址译码器、存储器阵列。 如图：注意地址译码器、存储器阵列。
5.1
半导体存储器基础
2、双译码编址存储器 如图：注意它的译码与选中单元的过程。 如图：注意它的译码与选中单元的过程。
5.2
只读存储器ROM 只读存储器
特点： 存放的信息是固定的， 特点 ： 存放的信息是固定的 ， 不会随停电而 丢失。在使用过程中，其信息只可以读取， 丢失 。 在使用过程中 ， 其信息只可以读取 ， 不可 以改写。 以改写。 常用的ROM种类有： ROM种类有 常用的ROM种类有： 掩模ROM 由制造厂家写入信息。 ROM， 1、掩模ROM，由制造厂家写入信息。 PROM，由用户一次性写入信息。 2、PROM，由用户一次性写入信息。 EPROM，多次可改写ROM ROM， 3、EPROM，多次可改写ROM，可由用户使用紫外线 灯擦除再次写入信息。 灯擦除再次写入信息。 EEPROM，可用电脉冲擦除， 4、EEPROM，可用电脉冲擦除，并再次由用户写入 信息。 信息。
单片机原理机接口技术 第5章(1)
（3）片选与读/写控制电路
在单片机系统中，RAM可能由多片组成，系统每次读写
时，只能选中其中的一片（或几片）进行读写，因此每片 RAM均需有片选信号线 CS ，当 CS ＝0时，RAM为正常工作 状态；当 CS ＝1时，所有的输入/输出端都为高阻态，RAM不 能进行读/写操作。
（4） 数据输入/输出电路
静态RAM（SRAM） MOS型RAM
（可随时读写，不需刷新电路，集成度较低）
动态RAM（DRAM）
（需要刷新电路定时刷新其内容， 否则内容会丢失，集成度高，价廉）
5.1.1 RAM的结构和工作原理
RAM由存储矩阵、地址译码器、片选和读/写控制电
路、输入/输出电路四个部分组成。
1K × 8位静态RAM结构图
A12～A0：13根地址线。 D7～D0：8根双向数据线。 CS1、CS2：片选信号线。 只有所有的片选信号有效 时，该芯片才能被选中。 OE：输出允许信号。 WE：写允许信号。 VCC：＋5V电源。 GND：接地端。 NC：空端。
（2） 静态RAM的工作过程
表5－1 6264真值表
5.2 只读存储器ROM
（3）典型E2PROM芯片
E2PROM由于采用电擦除技术，允许在线编程写入 和擦除，使用起来比EPROM方便得多。图5－5为8K×8 位的E2PROM芯片NMC98C64A的引脚图。
图5－5 NMC98C64A引脚图
A12～A0：13根地址线。用于寻址片内8K个存储单元。 D7～D0：8根双向数据线。正常工作时为数据输出线， 编 程时为数据输入线。 CE：片选信号线。当CE为低电平时，该芯片被选中， 此时CPU才可对它进行读写操作。 OE：输出允许信号。当CE＝0、OE＝0、WE＝1 时，芯片内的数据才能被CPU读取。 WE：写允许信号。当CE＝0、OE＝1、WE＝0时， 可以将数据写入指定的存储单元。 READY/BUSY：状态输出端。当该芯片正在执行编程写 入时，此管脚为低电平。写完后，此管脚变为高电 平。CPU通过检查此管脚的状态来判断写操作是 否 结束。
半导体存储器及其应用
存储器构造框图
存储器内部为双向地址译码，以节省内部引线和驱动器 如：1K容量存储器，有10根地址线。 单向译码需要1024根译码输出线和驱动器。
双向译码 X、Y方向 各为32根译码输出线 和驱动器， 总共需要64根译码线 和64个驱动器。
静态RAM Intel 2114 Intel 2114 容量 1k×4位
PROM：可编程ROM
顾客可进行一次编程。存储单元电路由熔丝相连，当加入
写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改
写。
１、熔丝型ＰＲＯＭ旳构成：
由镍铬熔丝等构成 ２、熔丝型ＰＲＯＭ旳编程写入
出厂时，全部位均为“０”
编程写入：用过电流将要写
“１” 旳位旳熔丝熔断。
３、“读”工作原理 字线被选中，有(无)熔丝旳位
程序存储器旳工作方式-2716(见P110)
EPROM2716 工作方式真值表
/CE /OE VPP D0~D7 方式
0 0 +5V 输出
读
× 1 +5V 高阻 未选中
1 × +5V 高阻
维持
正脉 冲1
+25V
输入
编程
0 0 +25V 输出 编程校验
0 1 +25V 高阻 编程禁止
注：VPP为编程脉冲，可觉得 +5V,+12.5v,+21V,+25V等
第五章 半导体存储器及其应用
5-1 半导体存储器旳分类 5-2 随机存取存储器RAM 5-3 只读存储器ROM 5-4 CPU与存储器旳连接 5-5 MCS-51存储器旳扩展
5.1 半导体存储器旳分类
ห้องสมุดไป่ตู้ 1. 随机存取存储器RAM (Random Access Memory)
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输入缓冲
-CS -OE -WE
0
行 地1 址 译 码 15
6管基本 存储单元
0
1
15
A7
SRAM 芯片的内部结构
目录 上页 下页 结束
4. SRAM芯片举例
SRAM芯片2114
? 存储容量为1024×4 ? 18个引脚：
10 根地址线 A9～A0 4 根数据线 I/O4～I/O1 片选 -CS 读写 -WE
每个存储单元 存放多位（ 4、8、16等） 每个存储单元具有一个唯一的地址
目录 上页 下页 结束
静态RAM的存储结构
行选线X
VDD
T5 A
T3
T4
T6 B
T1
T2
T7
T8
6 管基本 存储单元
列选通
数据线D
列选线Y
数据线D'
六管基本存储电路
目录 上页 下页 结束
A3 A2 A1 A0
输出缓冲
I/O
目录 上页 下页 结束
5. SRAM与CPU的联接
1. 存储芯片数据线的处理
? 若芯片的数据线正好 8 根：
一次可从芯片中访问到 8 位数据 全部数据线与系统的 8 位数据总线相连
? 若芯片的数据线不足 8 根：
一次不能从一个芯片中访问到 8 位数据 利用多个芯片扩充数据位（数据宽度） 这种扩充方式称“ 位扩充”
虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为 一个单元，不过在这种微型机中，一次可同时对2、4、8个单元进行访问。 2.存取周期
存储器的存取周期是指从接收到地址，到实现一次完整的读出或写入数据的时间， 是存储器进行连续读或写操作所允许的最短时间间隔。 3. 功耗
半导体存储器属于大规模集成电路，集成度高，体积小，但是不易散热，因此在 保证速度的前提下应尽量减小功耗。一般而言， MOS型存储器的功耗小于相同容量的双 极型存储器。例如上述HM62256的功耗为40mW～200 mW。 4. 可靠性 5. 集成度
功能
A6 1 A5 2 A4 3 A3 4 A0 5 A1 6 A2 7 -CS 8
GND 9
18 Vcc
17 A7 16 A8 15 A9 14 I/O1 13 I/O2 12 I/O3 11 I/O4 10 -WE
目录 上页 下页 结束
SRAM 2114的读周期
TA TRC
地址 ? TA读取时间
第5章 半导体存储器
5.1 概述 5.2 随机读写存储器 5.3 只读存储器 5.4 内存管理 5.5 例题解析
第5章 半导体存储器
教学重点
? 芯片SRAM 2114和DRAM 4116 ? 芯片EPROM 2764和EEPROM 2817A ? SRAM、EPROM与CPU的连接
2020/3/22
半导体存储器的集成度是指在一块数平方毫米芯片上所制作的基本存储单元数， 常以“位／片”表示，也可以用“字节／片”表示， 6. 其他
目录 上页 下页 结束
5.2 随机读写存储器
读写存储器RAM
类型
SRAM DRAM NVRAM
构成 触发器 极间电容 带微型电池
速度 快 慢 快
集成度 低 高 低
应用 小容量系统 大容量系统 小容量非易失
从读取命令发出T到CO数据稳定出现的时间
-CS
给出地址到数据出现在外部总线上
数据
? TRC读取周T期CX
TODT
两次读取存储器所允许的TOD最HOAU小T 时间间隔
有效地址维持的时间
-WE
目录 上页 下页 结束
SRAM 2114的写周期
TWC
地址? TW写入时间
-CS 从 写写信TA入号W 命有令效发时出间到数据进入存储T单WR元的时间
1
5.1 概述
? 微型计算机的存储结构
寄存器——位于CPU中
主存——由半导体存储器 (ROM/RAM)构成
辅存——指磁盘、磁带、磁鼓、 光盘等大容量存储器，采用 磁、光原理工作
高速缓存(CACHE)——由静 态RAM芯片构成
? 本章介绍半导体存储器及组成 主存的方法
CPU（寄存器）
CACHE （高速缓存）
主存（内存）
辅存（外存）
目录 上页 下页 结束
5.1.1 半导体存储器的分类
? 按制造工艺分类
双极型： 速度快 、集成度低、功耗大 MOS型：速度慢、集成度高、 功耗低
? 按使用属性分类
随机存取存储器 RAM：可读可写、断电丢失 只读存储器 ROM：只读、断电不丢失
详细分类，请看图示
目录 上页 下页 结束
功能
NC 1
A12
2
A7 3
A6 4
A5 5
A4 6 A3 7 A2 8
A1 9 A0 10 D0 11 D1 12
D2 13 GND 14
28 +5V
27 -WE
26 CS2
25 A8
24 A9
23
A11
22 -OE
21
A10
20 -CS1
19 D7 18 D6 17 D5 16 D4 15 D3
-WE? TWC写入周期 TW
两T次DT写W 入存储器所允许的T最DW小时间间T隔DH
数据 有D效OU地T 址维持的时间
DIN
目录 上页 下页 结束
SRAM芯片6264
? 存储容量为 8K×8 ? 28个引脚：
13 根地址线 A12～A0 8 根数据线 D7～D0 2 根片选 -CS1、CS2 读写 -WE、-OE
半导体 存储器
图5.1 半导体存储器的分类
随机存取存储器 （RAM）
静态 RAM（SRAM） 动态 RAM（DRAM） 非易失 RAM（NVRAM）
只读存储器 （ROM）
掩膜式 ROM 一次性可编程 ROM（PROM） 紫外线擦除可编程 ROM（EPROM） 电擦除可编程 ROM（EEPROM）
详细展开，注意对比
目录 上页 下页 结束
5.1.2存储器的性能指标
1.存储器容量 存储 1位二进制信息的单元称为 1个存储元。对于 32MB的存储器，其内部有 32M
×8bit个存储元。存储器芯片多为×8结构，称为字节单元 。 在标定存储器容量时，经常同时标出存储单元的数目和每个存储单元包含的位数：
存储器芯片容量=单元数×位数 例如，Intel 2114芯片容量为1K×4位，6264为8K×位。
目录 上页 下页 结束
随机存取存储器
静态RAM SRAM 2114 SRAM 6264
动态RAM DRAM 4116 DRAM 2164
目录 上页 下页 结束
5.2.1 静态RAM
? SRAM 的基本存储单元是触发器电路 ? 每个基本存储单元存储1位二进制数 ? 许多个基本存储单元形成行列存储矩阵 ? SRAM 一般采用“字结构”存储矩阵：
-CS -OE -WE
0
行 地1 址 译 码 15
6管基本 存储单元
0
1
15
A7
SRAM 芯片的内部结构
目录 上页 下页 结束
4. SRAM芯片举例
SRAM芯片2114
? 存储容量为1024×4 ? 18个引脚：
10 根地址线 A9～A0 4 根数据线 I/O4～I/O1 片选 -CS 读写 -WE
每个存储单元 存放多位（ 4、8、16等） 每个存储单元具有一个唯一的地址
目录 上页 下页 结束
静态RAM的存储结构
行选线X
VDD
T5 A
T3
T4
T6 B
T1
T2
T7
T8
6 管基本 存储单元
列选通
数据线D
列选线Y
数据线D'
六管基本存储电路
目录 上页 下页 结束
A3 A2 A1 A0
输出缓冲
I/O
目录 上页 下页 结束
5. SRAM与CPU的联接
1. 存储芯片数据线的处理
? 若芯片的数据线正好 8 根：
一次可从芯片中访问到 8 位数据 全部数据线与系统的 8 位数据总线相连
? 若芯片的数据线不足 8 根：
一次不能从一个芯片中访问到 8 位数据 利用多个芯片扩充数据位（数据宽度） 这种扩充方式称“ 位扩充”
虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为 一个单元，不过在这种微型机中，一次可同时对2、4、8个单元进行访问。 2.存取周期
存储器的存取周期是指从接收到地址，到实现一次完整的读出或写入数据的时间， 是存储器进行连续读或写操作所允许的最短时间间隔。 3. 功耗
半导体存储器属于大规模集成电路，集成度高，体积小，但是不易散热，因此在 保证速度的前提下应尽量减小功耗。一般而言， MOS型存储器的功耗小于相同容量的双 极型存储器。例如上述HM62256的功耗为40mW～200 mW。 4. 可靠性 5. 集成度
功能
A6 1 A5 2 A4 3 A3 4 A0 5 A1 6 A2 7 -CS 8
GND 9
18 Vcc
17 A7 16 A8 15 A9 14 I/O1 13 I/O2 12 I/O3 11 I/O4 10 -WE
目录 上页 下页 结束
SRAM 2114的读周期
TA TRC
地址 ? TA读取时间
第5章 半导体存储器
5.1 概述 5.2 随机读写存储器 5.3 只读存储器 5.4 内存管理 5.5 例题解析
第5章 半导体存储器
教学重点
? 芯片SRAM 2114和DRAM 4116 ? 芯片EPROM 2764和EEPROM 2817A ? SRAM、EPROM与CPU的连接
2020/3/22
半导体存储器的集成度是指在一块数平方毫米芯片上所制作的基本存储单元数， 常以“位／片”表示，也可以用“字节／片”表示， 6. 其他
目录 上页 下页 结束
5.2 随机读写存储器
读写存储器RAM
类型
SRAM DRAM NVRAM
构成 触发器 极间电容 带微型电池
速度 快 慢 快
集成度 低 高 低
应用 小容量系统 大容量系统 小容量非易失
从读取命令发出T到CO数据稳定出现的时间
-CS
给出地址到数据出现在外部总线上
数据
? TRC读取周T期CX
TODT
两次读取存储器所允许的TOD最HOAU小T 时间间隔
有效地址维持的时间
-WE
目录 上页 下页 结束
SRAM 2114的写周期
TWC
地址? TW写入时间
-CS 从 写写信TA入号W 命有令效发时出间到数据进入存储T单WR元的时间
1
5.1 概述
? 微型计算机的存储结构
寄存器——位于CPU中
主存——由半导体存储器 (ROM/RAM)构成
辅存——指磁盘、磁带、磁鼓、 光盘等大容量存储器，采用 磁、光原理工作
高速缓存(CACHE)——由静 态RAM芯片构成
? 本章介绍半导体存储器及组成 主存的方法
CPU（寄存器）
CACHE （高速缓存）
主存（内存）
辅存（外存）
目录 上页 下页 结束
5.1.1 半导体存储器的分类
? 按制造工艺分类
双极型： 速度快 、集成度低、功耗大 MOS型：速度慢、集成度高、 功耗低
? 按使用属性分类
随机存取存储器 RAM：可读可写、断电丢失 只读存储器 ROM：只读、断电不丢失
详细分类，请看图示
目录 上页 下页 结束
功能
NC 1
A12
2
A7 3
A6 4
A5 5
A4 6 A3 7 A2 8
A1 9 A0 10 D0 11 D1 12
D2 13 GND 14
28 +5V
27 -WE
26 CS2
25 A8
24 A9
23
A11
22 -OE
21
A10
20 -CS1
19 D7 18 D6 17 D5 16 D4 15 D3
-WE? TWC写入周期 TW
两T次DT写W 入存储器所允许的T最DW小时间间T隔DH
数据 有D效OU地T 址维持的时间
DIN
目录 上页 下页 结束
SRAM芯片6264
? 存储容量为 8K×8 ? 28个引脚：
13 根地址线 A12～A0 8 根数据线 D7～D0 2 根片选 -CS1、CS2 读写 -WE、-OE
半导体 存储器
图5.1 半导体存储器的分类
随机存取存储器 （RAM）
静态 RAM（SRAM） 动态 RAM（DRAM） 非易失 RAM（NVRAM）
只读存储器 （ROM）
掩膜式 ROM 一次性可编程 ROM（PROM） 紫外线擦除可编程 ROM（EPROM） 电擦除可编程 ROM（EEPROM）
详细展开，注意对比
目录 上页 下页 结束
5.1.2存储器的性能指标
1.存储器容量 存储 1位二进制信息的单元称为 1个存储元。对于 32MB的存储器，其内部有 32M
×8bit个存储元。存储器芯片多为×8结构，称为字节单元 。 在标定存储器容量时，经常同时标出存储单元的数目和每个存储单元包含的位数：
存储器芯片容量=单元数×位数 例如，Intel 2114芯片容量为1K×4位，6264为8K×位。
目录 上页 下页 结束
随机存取存储器
静态RAM SRAM 2114 SRAM 6264
动态RAM DRAM 4116 DRAM 2164
目录 上页 下页 结束
5.2.1 静态RAM
? SRAM 的基本存储单元是触发器电路 ? 每个基本存储单元存储1位二进制数 ? 许多个基本存储单元形成行列存储矩阵 ? SRAM 一般采用“字结构”存储矩阵：