用直接数字合成器(DDS)实现正弦波形发生器设计

附表1：
广州大学学生实验报告
开课学院及实验室：物理与电子工程学院-电子楼317室2016年 5 月23 日
图12-1 DDS的基本原理图
的基本原理图，频率控制字和相位控制字分别控制DDS输出正(余)弦波的频率和相位。

DDS系统的核心是相位累加器，它由
位相位寄存器组成。

每来一个时钟脉冲，相位寄存器以步长M增加。

、实验主要技术指标：
弦波输出频率范围：1kHz~10MHz；
2)具有频率设置功能，频率步进：100Hz；
3)输出信号频率稳定度：优于10-4；
4)输出电压幅度：在50Ω负载电阻上的电压峰-峰值Vopp≥1V；
5)失真度：用示波器观察时无明显失真。

3、设计步骤：
1)根据题目要求，参考GW48使用说明书，选取适当的模式来实现。

2)依据题目要求功能，设计顶层总体结构图。

3)使用VerilogHDL 语言来实现顶层结构中各个模块的功能，并创建顶层文件可调用的图形元件，如：累加器、相位寄存器、加法器、正弦查找表等模块。

4)创建顶层GDF文档，并将各模块连接。

5)根据题目要求，以及第一步所选模式，并查表，定义引脚。

6)编译并下载到目标芯片中。

7)利用实验箱验证所设计项目的各项功能。

三、实验原理图描述：
电路原理图的顶层设计
说明：
1)1、32位加法器add。

由LPM_ADD_SUB宏模块构成。

设置了2阶流水线结构，使其在时钟控制下有更高的运算速度和输入数据稳定性。

2)2、32位寄存器ff。

由LPM_FF宏模块担任。

add与ff构成一个32位相位累加器。

其高10位A[31..22]作为波形数据ROM的地址。

3)3、正弦波形数据ROM。

正弦波形数据ROM模块sin_rom的地址线和数据线位宽都是10位。

这就是说，其中的一个周期的正弦波数据有1024
个，每个数据有10位。

其输出可以接一个10位的高速DAC；如果只有8位DAC，可截去低2位输出。

ROM中的.mif数据文件可由Guagle_wave.exe 软件获得。

4)4、频率控制字输入B[17..10]。

本来的频率控制字是32位的，但为了方便实验验证，把高于17和低于10的输入位分别预先设置成0或1。

5)DAC驱动数据口DAC[9..0]。

四、仿真结果：
仿真波形
随着频率字B[17..0]的加大，电路中ROM的数据输出的速度也将提高。

如当B[17..0]=0x20、0x40、0x60时，DAC输出数据的速度有很大不同。

五、引脚锁定：
六、硬件测试结果：
下载程序到目标机
实物连接图
DAC输出的正弦波
项目名称”栏以上部分统一。