数字电子电路课件

11 1 1 1 1
10
11
② 实现BCD码加法
C
S3 S2 S1 S0
修正信号： C = C3+ S3S2+S3S1
电路示意： （一片求和，一片 修正）
说明：
S3 S2 S1 S0
C3
74283
C-1 0
A3A2A1A0 B3 B2 B1B0 0
&
≥1
&
C=1时，0110加到 修正片输入端；同时C作 为一位8421码加法器的 进位信号。
G、M表示。 (1)真值表
A B LGM 0 001 0
(2)表达式
0 100 1
L AB
1 010 0 1 101 0
G AB AB AB AB
M AB
1、1位数值比较器
2、多位数加法器
(2)超前进位加法器（并行进位，快速进位）
原理：当输入加数与被加数确定后，每一个 进位都可以立即确定。
Si A i Bi C i1 C iA iB i(A i B i)C i 1
设 Gi=AiBi ，而 Pi=AiBi ，则上式变成
Si Pi Ci1
Ci Gi PiCi1
2、多位数加法器
② 逻辑函数表达式
S=AB C = AB
ABSC 0000 0110 1010 1101
1、1位加法器
(1) 半加器
③ 电路实现 (根据上式) S=AB C = AB
④ 符号
电路 A B
符号 A B
=1
S
&
C
Σ
S
CO C
1、1位加法器
(2) 全加器
考虑低位来的进 位加法称为全加；完 成全加功能的电路叫 全加器。
2片74283组成 8 位二进制数加法：
S7 S6 S5 S4
Hale Waihona Puke S3 S2 S1 S0S3 S2 S1 S0
CO C3
74283
C-1
A3 A2A1A0 B3 B2 B1B0
S3 S2 S1 S0
C3
74283
C-1 “0”
A3 A2A1A0 B3 B2 B1B0
A7
A4 B7
B4 A3
A0 B3
B0
超前进位加法器的电路图如下：
3、集成加法器
(1)常见集成加法器（快速进位）
TTL：54/74/74LS 283 CMOS：CC/CD 4008
图A 芯片引脚图
S3 S2 S1 S0
C3
74283
C-1
A3 A2A1A0 B3 B2 B1B0
图B 逻辑引脚图
3、集成加法器
(2)集成加法器的应用 ①多位二进制加法
& ≥1
Σ
Si 1
Ci
Bi
Ci-1
CI CO
Ci
Ci-1
=1
Si
2、多位数加法器
(1) 串行进位加法器
多个全加器级联，全加器的个数等于相 加数的位数，最低位全加器的Ci -1端应接0
S3
Σ
CO CI
S2
Σ
CO CI
S1
Σ
CO CI
S0
Σ
CO CI
A3 B3 A2 B2 A1 B1 A0 B0 优点：结构简单。在中低速设备中有应用。 缺点：速度慢。4位加法要有4级门的延迟。
第 2 讲 主要内容
一、加法器 二、数值比较器 三、编码器 四、译码器 五、数据选择器 六、分配器
一、加法器
1、1位加法器
半加器 全加器
2、多位数加法器
串行进位加法器 超前进位加法器
3、集成加法器
1、1位加法器
(1) 半加器
不考虑低位来的进位的加法叫半加；能完成 半加功能的电路叫半加器。
① 半加真值表 A、B：加数和被加数 S：和数 C：进位数
① 全加器真值表
Ai、Bi：加数和被加数 Ci-1：由低位来的进位输入 Si：和（本位和） Ci：向高位的进位输出
Ai Bi Ci-1 Ci Si 0 0 0 00 0 0 1 01 0 1 0 01 0 1 1 10 1 0 0 01 1 0 1 10 1 1 0 10 1 1 1 11
一、加法器
Ci AiBiCi1AiBiCi1AiBiCi1AiBiCi1 AiBi (Ai Bi)Ci1 AiBi AiCi1BiCi1
1、1位加法器
(2) 全加器
③ 电路实现 ④ 符号
② 逻辑函数表达式
Si A i Bi C i1 C iA iB iA iC i 1 B iC i 1
Ai
符号
Ai =B1i
(2)超前进位加法器(续) 所以：
Si Pi Ci1 Ci Gi PiCi1
C0G0P0C1 C 1 G 1 P 1 C 0 G 1 P 1 G 0 P 1 P 0 C 1
C 2 G 2 P 2 C 1 G 2 P 2 G 1 P 2 P 1 G 0 P 2 P 1 P 0 C 1
1、1位加法器
(2) 全加器
② 逻辑函数表达式
Ai Bi Ci-1 Si Ci 0 0 0 00
0 0 1 10 0 1 0 10 0 1 1 01 1 0 0 10 1 0 1 01 1 1 0 01 1 1 1 11
Si AiBiCi1AiBiCi1AiBiCi1AiBiCi1
Ai Bi •Ci1(Ai Bi)Ci1 Ai Bi Ci1
C 3 G 3 P 3 C 2
G 3 P 3 G 2 P 3 P 2 G 1 P 3 P 2 P 1 G 0 P 3 P 2 P 1 P 0 C 1
可以看出，各位的进位信号都只与Gi、Pi和 C-1有关，而C-1=0，因此，各位的进位只与Ai、Bi 有关，可以并行产生，实现快速进位。
2、多位数加法器
3、集成加法器
(2) 集成加法器的应用
② 实现BCD码加法（以4位二进制为例）
BCD码：大于9或有进位时“加6修正”
设C为修正信号，则
C = C3+Cs>9
S1S0 S3S2 00 01 11 10
而Cs>9的卡诺图如右图所示： 00
化简可得：
01
Cs>9 = S3S2+S3S1 所以
C = C3+ S3S2+S3S1
S3 S2 S1 S0
C3
74283
C-1 0
A3A2A1A0 B3 B2 B1B0
A3A2A1A0 B3 B2 B1B0
课堂练习: P225 题3-2
解： Y1 = (AB)C = ABC Y2 = AB+(AB)C
Y3 = ABC Y4 = AB+(AB)C 所以，(a)、(b)均为全加器。
第 2 讲 主要内容
一、加法器 二、数值比较器 三、编码器 四、译码器 五、数据选择器 六、分配器
二、数值比较器
数值比较器：对两个位数相同的二进制整
数进行数值比较，判定其大小关系。
1、1位数值比较器 2、4位数值比较器 3、级联扩展
1、1位数值比较器
比较两个1位二进制数A、B，结果有
三种情况：A>B，A=B，A<B。分别用L、