锁相环原理简介
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
位 SPWM信号由DSP内部软件产生，所以DSP明确了解
并网电流的周期和相位
得到参考输入信号Tref 和反馈采样信号 Tin
4.2 环路滤波
逐次逼近算法 e Tref Tin 0 使载波周期TPR长度减1 e Tref Tin 0 使载波周期TPR长度加1
优点：超调量为0 缺点：锁相速度较慢
T2 (3T2-T1)/2
(T2-T1)/2
并网软件锁相环程序流程
电网电压 输入
上升沿捕 捉
鉴相程序
读入当前并 网电流相位
软件滤波处 理
修改PWM周期 寄存器PTR值
最优时间PLL
a、输入信号
t0
t1
t2
t3
T2
T2 T2
b、输出信号
T1
T2
Fra Baidu bibliotek
c、鉴相器输出
2T2-T1
T2-T1
优点：锁相速度快，仅需两个周期
缺点：超调量大，导致逆变器输出波形剧烈震荡
有限脉冲响应PLL
a、输入信号 b、输出信号 c、鉴相器输出
t0
t1
t2
t3
T1 T2
T2 T2 T2
T1 T1 T2-T1
的偏差为 ：
Kouc (t)
由 引起的相差 o (t)为
t
t
o (t)
d
0
0 Kouc ( )d
拉氏变换：
o (s)
KoUc (s) s
锁相环路进入稳态之前，o和参考频率 i不同 ，经过PLL
的控制作用，总可以使 o i o 。进入稳态之后，输出 信号和输入信号存在一个相位差。
输入信号：经过整形的TTL电平信号 鉴相软件：识别采样信号和输入信号之间的相位差 环路滤波程序：控制相位校正的速度与精度 可编程控制计数器：计数周期受环路滤波程序控制
4.1 鉴相
取周期（或频率）作为检测量 输入信号为电网电压采样后通过硬件电路整形与其同
步的TTL方波信号 捕获模块捕捉到TTL上升沿，获得电网电压周期和相
2s
A( 2s 1) 1 (1 A)1s
当放大系数A很大时，Fb
(s)
2s
1s
1
s 0( 0), Fa (0) 1, Fb (0) A
s
(
),
Fa
()
2 1
,
Fb
()
2 1
在uc (t) 的作用下，压控振荡器输出频率和输入信号频率 i
LF是一个低通滤波器
R2
C
R1
R1
R2
A
ue
uc
C
ue
uc
(a)无源RC低通滤波器
(b)有源RC低通滤波器
一般地，R1 R2 ，令 1 R1C, 2 R2C
容易得到LF的传递函数
Fa (s)
Uc (s) Ue (s)
2s 1 (1 2 )s 1
Fb
(s)
Uc (s) Ue (s)
i o (i o )dt K
i
Ke
o
F (s)
Ko / s
仿真结果
模拟锁相环存在的问题
硬件电路复杂
硬件电路本身难以克服的难题 零点漂移 器件饱和 必须初始校准等
4. 软件锁相环
SPLL的基本原理
输入信号
鉴相程序
环路滤波 程序
可编程控 制计数器
锁相环
PLL (Phase-Locked Loop)
吴欢
1.锁相环基本概念
定义：能够自动跟踪输入信号频率与相位的闭环 控制系统
分类：
模拟锁相环(APLL) 数字锁相环(DPLL) 混合锁相环(HPLL) 软件锁相环(SPLL)
光伏并网中的作用：保证并网电流与电网电压严 格同相同频
2. 锁相环的工作原理
鉴相器PD
环路滤波器LF
压控振荡器 VCO
相位差→电压→滤波→直流电压→VCO→频率、相位
3. 模拟锁相环
i
ue
PD
LF
uc
VCO
o
ue ke sine ke sin i o e 很小时： ue ke i o
拉氏变换： Ue (s) Ke[i (s) o (s)]
并网电流的周期和相位
得到参考输入信号Tref 和反馈采样信号 Tin
4.2 环路滤波
逐次逼近算法 e Tref Tin 0 使载波周期TPR长度减1 e Tref Tin 0 使载波周期TPR长度加1
优点：超调量为0 缺点：锁相速度较慢
T2 (3T2-T1)/2
(T2-T1)/2
并网软件锁相环程序流程
电网电压 输入
上升沿捕 捉
鉴相程序
读入当前并 网电流相位
软件滤波处 理
修改PWM周期 寄存器PTR值
最优时间PLL
a、输入信号
t0
t1
t2
t3
T2
T2 T2
b、输出信号
T1
T2
Fra Baidu bibliotek
c、鉴相器输出
2T2-T1
T2-T1
优点：锁相速度快，仅需两个周期
缺点：超调量大，导致逆变器输出波形剧烈震荡
有限脉冲响应PLL
a、输入信号 b、输出信号 c、鉴相器输出
t0
t1
t2
t3
T1 T2
T2 T2 T2
T1 T1 T2-T1
的偏差为 ：
Kouc (t)
由 引起的相差 o (t)为
t
t
o (t)
d
0
0 Kouc ( )d
拉氏变换：
o (s)
KoUc (s) s
锁相环路进入稳态之前，o和参考频率 i不同 ，经过PLL
的控制作用，总可以使 o i o 。进入稳态之后，输出 信号和输入信号存在一个相位差。
输入信号：经过整形的TTL电平信号 鉴相软件：识别采样信号和输入信号之间的相位差 环路滤波程序：控制相位校正的速度与精度 可编程控制计数器：计数周期受环路滤波程序控制
4.1 鉴相
取周期（或频率）作为检测量 输入信号为电网电压采样后通过硬件电路整形与其同
步的TTL方波信号 捕获模块捕捉到TTL上升沿，获得电网电压周期和相
2s
A( 2s 1) 1 (1 A)1s
当放大系数A很大时，Fb
(s)
2s
1s
1
s 0( 0), Fa (0) 1, Fb (0) A
s
(
),
Fa
()
2 1
,
Fb
()
2 1
在uc (t) 的作用下，压控振荡器输出频率和输入信号频率 i
LF是一个低通滤波器
R2
C
R1
R1
R2
A
ue
uc
C
ue
uc
(a)无源RC低通滤波器
(b)有源RC低通滤波器
一般地，R1 R2 ，令 1 R1C, 2 R2C
容易得到LF的传递函数
Fa (s)
Uc (s) Ue (s)
2s 1 (1 2 )s 1
Fb
(s)
Uc (s) Ue (s)
i o (i o )dt K
i
Ke
o
F (s)
Ko / s
仿真结果
模拟锁相环存在的问题
硬件电路复杂
硬件电路本身难以克服的难题 零点漂移 器件饱和 必须初始校准等
4. 软件锁相环
SPLL的基本原理
输入信号
鉴相程序
环路滤波 程序
可编程控 制计数器
锁相环
PLL (Phase-Locked Loop)
吴欢
1.锁相环基本概念
定义：能够自动跟踪输入信号频率与相位的闭环 控制系统
分类：
模拟锁相环(APLL) 数字锁相环(DPLL) 混合锁相环(HPLL) 软件锁相环(SPLL)
光伏并网中的作用：保证并网电流与电网电压严 格同相同频
2. 锁相环的工作原理
鉴相器PD
环路滤波器LF
压控振荡器 VCO
相位差→电压→滤波→直流电压→VCO→频率、相位
3. 模拟锁相环
i
ue
PD
LF
uc
VCO
o
ue ke sine ke sin i o e 很小时： ue ke i o
拉氏变换： Ue (s) Ke[i (s) o (s)]