第2章 版图与版图设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• A5=8λ：P管薄氧化区与N管薄氧化区的间距
2 3
1 3
2
5
Select 2
3
Substrate
Well
设计规则－版图示例(CMOS反相器)
metal1 metal2
Out In
metal1-poly via polysilicon
VDD
pfet pdif metal1-diff via
GND
PMOS (4/.24 = 16/1) NMOS (2/.24 = 8/1) ndif nfet
每个工艺线都会制定相应的几何设计规则，如果违
Vo
反这些规则，就会导致芯片无功能或成品率下降。
相应的检查工具称为设计规则检查工具(Design
Rule Check, DRC)。
• 第二类是指版图与原理图一致性比较的错误。在版 图设计过程中可能出现电路连接性错误和电学性能
上的错误，如短路、开路、悬空端和孤立节点、逻
5
设计规则4－P阱规则
A2
A1
P阱 薄氧区
A4
A3
A5
• A1=4λ：最小P阱宽度 • A2=2λ/6λ：P阱间距，
当两个P阱同电位时，A2=2λ 当两个P阱异电位时，A2=6λ
A2
A1
P阱 薄氧区
A4
A3
A5
• A3=3λ：P阱边沿与内部薄氧化区（有源区）的间 距
• A4=5λ：P阱边沿与外部薄氧化区（有源区）的间 距
二、计算机辅助设计（CAD）
• 在计算机辅助设计系统数据库中，预先存入 版图的基本图形，形成图形库。设计者通过 一定的操作命令可以调用、修改、变换和装 配库中的图形，从而形成设计者所需要的版 图。
• 在整个设计过程中，设计者可以通过显示 器，观察任意层次版图的局部和全貌；可以 通过键盘、数字化仪或光笔进行设计操作； 可以通过画图机得到所要绘制的版图图形。
• IC制造中造成工艺偏差的因素主要包括：
– 掩模版的对准偏差； – 尘埃颗粒； – 工艺参数(例如：横向扩散、横向腐蚀
等)；
– 表面不平整；
设计规则的内容
• Design Rule通常包括相同层和不同层之间 的下列规定： – 最小线宽 Minimum Width – 最小间距 Minimum Spacing – 最小延伸 Minimum Extension – 最小包围 Minimum Enclosure – 最小覆盖 Minimum Overlay
• 目前常用的有一维和二维压缩，较为成熟的 是一维压缩技术。在压缩过程中必须保证版 图几何图形间不违反设计规则。
• 整个布图过程可以用图来表示，布图过程 往往是一个反复迭代求解过程。必须注意 布图中各个步骤算法间目标函数的一致 性，前面阶段的算法要尽可能考虑到对后 续阶段的影响。
2
电路设计
物
划
分
理
metal2-metal1 via
Poly Diff Al con P阱
T2 W/L=3/1
Vi
Vo
Vi
T1 W/L=1/1
Vss
版图验证
Vdd
• 版图设计的各种错误可以分成两类。
• 第一类是违反几何设计规则的错误。在集成电路掩
模制造过程中由于制造设备等的分辨能力的限制，
要求版图的几何图形满足一定的尺寸要求。为此对
一、划分
• 由于一个芯片包含上千万个晶体管，加之 受计算机存储空间和计算能力的限制，通 常我们把整个电路划分成若干个模块，将 处理问题的规模缩小。
• 划分时要考虑的因素包括模块的大小、模 块的数目和模块之间的连线数等。
二、布图规划和布局
• 布图规划是根据模块包含的器件数估计其 面积，再根据该模块和其它模块的连接关 系以及上一层模块或芯片的形状估计该模 块的形状和相对位置。
Color
Yellow Green Green Red Blue Magenta Black Black Black
Representation
0.25 µm CMOS层版图表示
设计规则示例1－相同层规则
Same Potential
Well Active
2 or 6 10
3
Select
3 2
2
Different Potential 9
• 芯片上每个器件以及互连线都占有有限的面 积。它们的几何图形由电路设计者来确定。
• 设计者在确定几何图形时，要受到两个因素 的影响：光刻精度和电学参数。
• 从图形如何精确地光刻到芯片上出发，可以 确定一些对几何图形的最小尺寸限制规则， 这些规则被称为设计规则。
• 这些规定是以掩膜版各层几何图形的宽度、 间距及重叠量等最小容许值的形式出现的。
3
设计规则表示方法－ λ规则和微米规则
• 以λ为单位：其基本思想是由Mead提出的。把大 多数尺寸（width，space等等）约定为λ的倍数
– λ与工艺线所具有的工艺分辨率有关，是线宽偏离理想 特征尺寸的上限以及掩模版之间的最大套准偏差，一 般等于栅长度的一半。
– 优点：版图设计独立于工艺和实际尺寸，改变λ值就可 以得到不同的设计规则；
• Poly-si：取决于工艺上几何图形的分辨率。 • Al：铝生长在最不平坦的二氧化硅上，因
此，铝的宽度和间距都要大些，以免短路 或断铝。 • diff-poly：无关多晶硅与扩散区不能相互重 叠，否则将产生寄生电容或寄生晶体管。
设计规则示例2－晶体管规则
晶体管是由多晶硅层覆盖有源区形成的
• 多晶硅与扩散区最小间距：λ • 栅出头：2λ，否则会出现S、D短路的现象。 • 扩散区出头：3λ，以保证S或D有一定的面积 • 扩散区到阱区边缘：5λ，保证绝缘程度
设
布图规划和布局
计
总体布线
详细布线
设计验证
§2.3 版图设计规则
• 也称为集成电路设计规则（几何设计规 则），是IC设计与工艺制备之间共同遵守 的约定。
• 制定目的：在芯片尺寸尽可能小的前提 下，使得即使存在工艺偏差也可以正确的 制造出IC，尽可能地提高电路制备的成品 率。
• 设计规则本身并不代表光刻、化学腐蚀、 对准容差的极限尺寸，它所代表的是容差 的要求。
多晶硅与有源区最小外间 2 距
注 对有源区最小覆盖
3
入
对外部有源区最小间距
6
注入区最小宽度
6
注入区最小间距
3
保证器件特性、和多晶 硅电导 防止多晶硅联条
保证形成完整的 MOSFET 保证电流在硅栅内的均 匀流动 保证沟道区尺寸，防短 路 保证源漏区能完整地注 入 防止p+区、n+区互相影 响 保证足够的接触区
一、集成电阻
• 一块长度为L、宽度为W、厚度为d的均匀导体
的电阻，可以表示为：R = ρ L
Wd
• 令：L=W，可得一正方形导体的电阻为：R□＝ ρ/T
• 则：矩形导电层的电阻可简单地由方块电阻乘上
导电层的长宽比：R
=
R[]
(L W
)
W
d
L I
7
• 值得注意的两点是： • 1、方块电阻值与方块的大小无关。 • 2、引入方块电阻后，各种材料的电阻值就
1
§2.2 版图设计过程
• 布图设计的输入是电路的元件说明和网表， 其输出是设计好的版图。
• 通常情况下，整个布图设计可分为： – 划分(Partition)； – 布图规划(Floor-planning)； – 布局(Placement)； – 布线(Routing) – 压缩(Compaction)。
掩模版未能对准
0.14
Via 1
Metal to 1 Active Contact
2
1 Metal to Poly Contact
2 4
5
3
2
2
• 密集和较薄的连线布置在低层
– M1: 局部（单元内）连线 – M2、M3、M4、（M5）：功能快连线
• 宽厚和间距大的连线布置在高层
– M5及以上采用较厚连线：全局连线、电源线
• 利用计算机辅助设计，可以降低设计费用和 缩短设计周期。
三、自动化设计
• 在版图自动设计系统的数据库中，预先设 计好各种结构单元的电路图、电路性能参 数及版图，并有相应的设计软件。
• 在版图设计时，只要将设计的电路图 （Netlist）输入到自动设计系统中，再输 入版图的设计规则和电路的性能要求，自 动设计软件就可以进行自动布局设计、自 动布线设计并根据设计要求进行设计优 化，最终输出版图。
6
保证器件尺寸减小窄沟效
应
6
减小寄生效应
阱内n+有源区与阱最小间距 9
保证光刻精度和场区尺寸
阱内p+有源区与阱最小间距 6
保证形成良好的阱接触
阱外n+有源区与阱最小间距 6 阱外p+有源区与阱最小间距 9
保证阱和衬底间PN结的特 性 抑制latch-up
多 最小线宽
3
晶
硅 最小间距
3
硅栅在有源区外的最小露 4 头 硅栅与有源区最小内间距 4
Polysilicon
2 2
Metal1
3
Contact
or Via
2
Hole
3
2
Metal2
4
3
类型 Diff Poly-si Al diff-poly
最小宽度 3λ 2λ 3λ
最小间距 3λ 2λ 3λ λ
4
间距：
• diff：两个扩散区之间的间距不仅取决于工 艺上几何图形的分辨率，还取决于所形成 的器件的物理参数。如果两个扩散区靠得 太近，在工作时可能会连通，产生不希望 出现的电流。
对引线孔的最小覆盖
2
保证金属线的形成和良 好导电 防止金属联条
保证接触和防止断路
压焊点面积
1102 可靠接触
压焊点间距
90
可靠接触
钝 金属对钝化孔的最小覆盖 6 化
可靠接触
§2.4 版图电学参数计算
• 版图上的电学参数可以分为两大类： – 器件参数 – 寄生参数
• 本小节简单介绍版图中常用的电学参数的 估算方法。
• 设计规则是IC工程师和工艺工程师之间相 互制约的手段，两者沟通的桥梁：通过设 计规则，电路工程师不必了解工艺细节就 可以成功的设计出电路；而工艺工程师也 不需要了解电路内容就可以成功的制造出 电路。
• 设计规则是电路性能和成品率之间的折中： 设计规则保守则成品率高，但电路面积大、 性能差一些；设计规则激进，则电路性能 好、面积小，但成品率低。
• 布局的任务是要确定模块在芯片上的精确 位置，其目标是在保证布通的前提下使芯 片面积尽可能小。
三、布线
• 布线阶段的首要目标是百分之百地完成模 块间的互连。
• 其次是在完成布线的前提下进一步优化布 线结果，如提高电性能、减小通孔数等。
四、压缩
• 压缩是布线完成后的优化处理过程，它试图 进一步减小芯片的面积。
第二章 版图与版图设计
§2.1 版图
• 硅平面工艺是制造MOS集成电路的基础。利 用不同的掩膜版，可以获得不同功能的集 成电路。因此，MOS IC版图的设计就成为 开发新品种和制造合格集成电路的关键。
• 目前的版图设计方法有三种： 1. 人工设计 2. 计算机辅助设计（CAD） 3. 自动化设计
一、人工设计
– 缺点：容易造成芯片面积浪费和工艺难度增加；
• 以微米为单位：现代IC设计普遍采用的方法
– 每个尺寸之间没有必然的比例关系，提高每一尺寸的 合理程度，优化工艺；但简化度不高。
设计规则－CMOS工艺层
Layer
Well (p,n) Active Area (n+,p+) Select (p+,n+) Polysilicon Metal1 Metal2 Contact To Poly Contact To Diffusion Via
防止互相影响
引 引线孔最小面积
3×3
线
孔 孔间最小间距
3
孔距硅栅的最小间距
3
有源区/多晶硅对孔的最小 2 覆盖
多晶硅接触孔与有源区的 3 最小间距
保证孔的形成和良好接 触 保证良好接触
防止源漏与栅短路
防止漏电和短路
防止漏电和短路
金属引线的最小线宽
3
引线最小间距（线宽 3
金 <10µm）
6
属
（线宽≥10µm）
辑功能不正确、电路参数不正确等。检查此类错误
的工具称为LVS工具（Layout Versus Schematic）
6
P阱CMOS工艺版图设计规则
图 设计规则及内容 形
阱 阱的最小宽度 区
阱间的最小距离
规则 （µm ） 9
原因 保证光刻精度和器件尺寸
20
防止不同电位阱间干扰
有 最小宽度 源 区 最小间距
Transistor
1
3
2
5
ຫໍສະໝຸດ Baidu
晶体管 无关的多晶硅和扩散区
致命错误
使扩散区变薄， 但还能工作
设计规则示例3－接触孔和通孔规则
M1接触到p-diffusion M1接触到n-diffusion M1接触到poly
Mx接触到My
接触孔掩模版 通孔掩模版
两种材料
0.3 Contact: 0.44 x 0.44
• 人工设计和绘制版图，有利于充分利用芯 片面积，并能满足多种电路性能要求。但 是效率低、周期长、容易出错，特别是不 能设计规模很大的电路版图。因此，该方 法多用于随机格式的、产量较大的MSI和 LSI或单元库的建立。
涤沦膜上画图
数字化仪输入
显示器显示
绘图仪画图
精缩版
初缩版
PG 图形发生器
DRC 改错
2 3
1 3
2
5
Select 2
3
Substrate
Well
设计规则－版图示例(CMOS反相器)
metal1 metal2
Out In
metal1-poly via polysilicon
VDD
pfet pdif metal1-diff via
GND
PMOS (4/.24 = 16/1) NMOS (2/.24 = 8/1) ndif nfet
每个工艺线都会制定相应的几何设计规则，如果违
Vo
反这些规则，就会导致芯片无功能或成品率下降。
相应的检查工具称为设计规则检查工具(Design
Rule Check, DRC)。
• 第二类是指版图与原理图一致性比较的错误。在版 图设计过程中可能出现电路连接性错误和电学性能
上的错误，如短路、开路、悬空端和孤立节点、逻
5
设计规则4－P阱规则
A2
A1
P阱 薄氧区
A4
A3
A5
• A1=4λ：最小P阱宽度 • A2=2λ/6λ：P阱间距，
当两个P阱同电位时，A2=2λ 当两个P阱异电位时，A2=6λ
A2
A1
P阱 薄氧区
A4
A3
A5
• A3=3λ：P阱边沿与内部薄氧化区（有源区）的间 距
• A4=5λ：P阱边沿与外部薄氧化区（有源区）的间 距
二、计算机辅助设计（CAD）
• 在计算机辅助设计系统数据库中，预先存入 版图的基本图形，形成图形库。设计者通过 一定的操作命令可以调用、修改、变换和装 配库中的图形，从而形成设计者所需要的版 图。
• 在整个设计过程中，设计者可以通过显示 器，观察任意层次版图的局部和全貌；可以 通过键盘、数字化仪或光笔进行设计操作； 可以通过画图机得到所要绘制的版图图形。
• IC制造中造成工艺偏差的因素主要包括：
– 掩模版的对准偏差； – 尘埃颗粒； – 工艺参数(例如：横向扩散、横向腐蚀
等)；
– 表面不平整；
设计规则的内容
• Design Rule通常包括相同层和不同层之间 的下列规定： – 最小线宽 Minimum Width – 最小间距 Minimum Spacing – 最小延伸 Minimum Extension – 最小包围 Minimum Enclosure – 最小覆盖 Minimum Overlay
• 目前常用的有一维和二维压缩，较为成熟的 是一维压缩技术。在压缩过程中必须保证版 图几何图形间不违反设计规则。
• 整个布图过程可以用图来表示，布图过程 往往是一个反复迭代求解过程。必须注意 布图中各个步骤算法间目标函数的一致 性，前面阶段的算法要尽可能考虑到对后 续阶段的影响。
2
电路设计
物
划
分
理
metal2-metal1 via
Poly Diff Al con P阱
T2 W/L=3/1
Vi
Vo
Vi
T1 W/L=1/1
Vss
版图验证
Vdd
• 版图设计的各种错误可以分成两类。
• 第一类是违反几何设计规则的错误。在集成电路掩
模制造过程中由于制造设备等的分辨能力的限制，
要求版图的几何图形满足一定的尺寸要求。为此对
一、划分
• 由于一个芯片包含上千万个晶体管，加之 受计算机存储空间和计算能力的限制，通 常我们把整个电路划分成若干个模块，将 处理问题的规模缩小。
• 划分时要考虑的因素包括模块的大小、模 块的数目和模块之间的连线数等。
二、布图规划和布局
• 布图规划是根据模块包含的器件数估计其 面积，再根据该模块和其它模块的连接关 系以及上一层模块或芯片的形状估计该模 块的形状和相对位置。
Color
Yellow Green Green Red Blue Magenta Black Black Black
Representation
0.25 µm CMOS层版图表示
设计规则示例1－相同层规则
Same Potential
Well Active
2 or 6 10
3
Select
3 2
2
Different Potential 9
• 芯片上每个器件以及互连线都占有有限的面 积。它们的几何图形由电路设计者来确定。
• 设计者在确定几何图形时，要受到两个因素 的影响：光刻精度和电学参数。
• 从图形如何精确地光刻到芯片上出发，可以 确定一些对几何图形的最小尺寸限制规则， 这些规则被称为设计规则。
• 这些规定是以掩膜版各层几何图形的宽度、 间距及重叠量等最小容许值的形式出现的。
3
设计规则表示方法－ λ规则和微米规则
• 以λ为单位：其基本思想是由Mead提出的。把大 多数尺寸（width，space等等）约定为λ的倍数
– λ与工艺线所具有的工艺分辨率有关，是线宽偏离理想 特征尺寸的上限以及掩模版之间的最大套准偏差，一 般等于栅长度的一半。
– 优点：版图设计独立于工艺和实际尺寸，改变λ值就可 以得到不同的设计规则；
• Poly-si：取决于工艺上几何图形的分辨率。 • Al：铝生长在最不平坦的二氧化硅上，因
此，铝的宽度和间距都要大些，以免短路 或断铝。 • diff-poly：无关多晶硅与扩散区不能相互重 叠，否则将产生寄生电容或寄生晶体管。
设计规则示例2－晶体管规则
晶体管是由多晶硅层覆盖有源区形成的
• 多晶硅与扩散区最小间距：λ • 栅出头：2λ，否则会出现S、D短路的现象。 • 扩散区出头：3λ，以保证S或D有一定的面积 • 扩散区到阱区边缘：5λ，保证绝缘程度
设
布图规划和布局
计
总体布线
详细布线
设计验证
§2.3 版图设计规则
• 也称为集成电路设计规则（几何设计规 则），是IC设计与工艺制备之间共同遵守 的约定。
• 制定目的：在芯片尺寸尽可能小的前提 下，使得即使存在工艺偏差也可以正确的 制造出IC，尽可能地提高电路制备的成品 率。
• 设计规则本身并不代表光刻、化学腐蚀、 对准容差的极限尺寸，它所代表的是容差 的要求。
多晶硅与有源区最小外间 2 距
注 对有源区最小覆盖
3
入
对外部有源区最小间距
6
注入区最小宽度
6
注入区最小间距
3
保证器件特性、和多晶 硅电导 防止多晶硅联条
保证形成完整的 MOSFET 保证电流在硅栅内的均 匀流动 保证沟道区尺寸，防短 路 保证源漏区能完整地注 入 防止p+区、n+区互相影 响 保证足够的接触区
一、集成电阻
• 一块长度为L、宽度为W、厚度为d的均匀导体
的电阻，可以表示为：R = ρ L
Wd
• 令：L=W，可得一正方形导体的电阻为：R□＝ ρ/T
• 则：矩形导电层的电阻可简单地由方块电阻乘上
导电层的长宽比：R
=
R[]
(L W
)
W
d
L I
7
• 值得注意的两点是： • 1、方块电阻值与方块的大小无关。 • 2、引入方块电阻后，各种材料的电阻值就
1
§2.2 版图设计过程
• 布图设计的输入是电路的元件说明和网表， 其输出是设计好的版图。
• 通常情况下，整个布图设计可分为： – 划分(Partition)； – 布图规划(Floor-planning)； – 布局(Placement)； – 布线(Routing) – 压缩(Compaction)。
掩模版未能对准
0.14
Via 1
Metal to 1 Active Contact
2
1 Metal to Poly Contact
2 4
5
3
2
2
• 密集和较薄的连线布置在低层
– M1: 局部（单元内）连线 – M2、M3、M4、（M5）：功能快连线
• 宽厚和间距大的连线布置在高层
– M5及以上采用较厚连线：全局连线、电源线
• 利用计算机辅助设计，可以降低设计费用和 缩短设计周期。
三、自动化设计
• 在版图自动设计系统的数据库中，预先设 计好各种结构单元的电路图、电路性能参 数及版图，并有相应的设计软件。
• 在版图设计时，只要将设计的电路图 （Netlist）输入到自动设计系统中，再输 入版图的设计规则和电路的性能要求，自 动设计软件就可以进行自动布局设计、自 动布线设计并根据设计要求进行设计优 化，最终输出版图。
6
保证器件尺寸减小窄沟效
应
6
减小寄生效应
阱内n+有源区与阱最小间距 9
保证光刻精度和场区尺寸
阱内p+有源区与阱最小间距 6
保证形成良好的阱接触
阱外n+有源区与阱最小间距 6 阱外p+有源区与阱最小间距 9
保证阱和衬底间PN结的特 性 抑制latch-up
多 最小线宽
3
晶
硅 最小间距
3
硅栅在有源区外的最小露 4 头 硅栅与有源区最小内间距 4
Polysilicon
2 2
Metal1
3
Contact
or Via
2
Hole
3
2
Metal2
4
3
类型 Diff Poly-si Al diff-poly
最小宽度 3λ 2λ 3λ
最小间距 3λ 2λ 3λ λ
4
间距：
• diff：两个扩散区之间的间距不仅取决于工 艺上几何图形的分辨率，还取决于所形成 的器件的物理参数。如果两个扩散区靠得 太近，在工作时可能会连通，产生不希望 出现的电流。
对引线孔的最小覆盖
2
保证金属线的形成和良 好导电 防止金属联条
保证接触和防止断路
压焊点面积
1102 可靠接触
压焊点间距
90
可靠接触
钝 金属对钝化孔的最小覆盖 6 化
可靠接触
§2.4 版图电学参数计算
• 版图上的电学参数可以分为两大类： – 器件参数 – 寄生参数
• 本小节简单介绍版图中常用的电学参数的 估算方法。
• 设计规则是IC工程师和工艺工程师之间相 互制约的手段，两者沟通的桥梁：通过设 计规则，电路工程师不必了解工艺细节就 可以成功的设计出电路；而工艺工程师也 不需要了解电路内容就可以成功的制造出 电路。
• 设计规则是电路性能和成品率之间的折中： 设计规则保守则成品率高，但电路面积大、 性能差一些；设计规则激进，则电路性能 好、面积小，但成品率低。
• 布局的任务是要确定模块在芯片上的精确 位置，其目标是在保证布通的前提下使芯 片面积尽可能小。
三、布线
• 布线阶段的首要目标是百分之百地完成模 块间的互连。
• 其次是在完成布线的前提下进一步优化布 线结果，如提高电性能、减小通孔数等。
四、压缩
• 压缩是布线完成后的优化处理过程，它试图 进一步减小芯片的面积。
第二章 版图与版图设计
§2.1 版图
• 硅平面工艺是制造MOS集成电路的基础。利 用不同的掩膜版，可以获得不同功能的集 成电路。因此，MOS IC版图的设计就成为 开发新品种和制造合格集成电路的关键。
• 目前的版图设计方法有三种： 1. 人工设计 2. 计算机辅助设计（CAD） 3. 自动化设计
一、人工设计
– 缺点：容易造成芯片面积浪费和工艺难度增加；
• 以微米为单位：现代IC设计普遍采用的方法
– 每个尺寸之间没有必然的比例关系，提高每一尺寸的 合理程度，优化工艺；但简化度不高。
设计规则－CMOS工艺层
Layer
Well (p,n) Active Area (n+,p+) Select (p+,n+) Polysilicon Metal1 Metal2 Contact To Poly Contact To Diffusion Via
防止互相影响
引 引线孔最小面积
3×3
线
孔 孔间最小间距
3
孔距硅栅的最小间距
3
有源区/多晶硅对孔的最小 2 覆盖
多晶硅接触孔与有源区的 3 最小间距
保证孔的形成和良好接 触 保证良好接触
防止源漏与栅短路
防止漏电和短路
防止漏电和短路
金属引线的最小线宽
3
引线最小间距（线宽 3
金 <10µm）
6
属
（线宽≥10µm）
辑功能不正确、电路参数不正确等。检查此类错误
的工具称为LVS工具（Layout Versus Schematic）
6
P阱CMOS工艺版图设计规则
图 设计规则及内容 形
阱 阱的最小宽度 区
阱间的最小距离
规则 （µm ） 9
原因 保证光刻精度和器件尺寸
20
防止不同电位阱间干扰
有 最小宽度 源 区 最小间距
Transistor
1
3
2
5
ຫໍສະໝຸດ Baidu
晶体管 无关的多晶硅和扩散区
致命错误
使扩散区变薄， 但还能工作
设计规则示例3－接触孔和通孔规则
M1接触到p-diffusion M1接触到n-diffusion M1接触到poly
Mx接触到My
接触孔掩模版 通孔掩模版
两种材料
0.3 Contact: 0.44 x 0.44
• 人工设计和绘制版图，有利于充分利用芯 片面积，并能满足多种电路性能要求。但 是效率低、周期长、容易出错，特别是不 能设计规模很大的电路版图。因此，该方 法多用于随机格式的、产量较大的MSI和 LSI或单元库的建立。
涤沦膜上画图
数字化仪输入
显示器显示
绘图仪画图
精缩版
初缩版
PG 图形发生器
DRC 改错