上海大学硕士研究生入学试题[1]

上海大学 1999 年硕士研究生入学试题
一、填空40分，每个一分
1、磁盘驱动器读写数据的基本存取单位簇。

2、计算机能直接处理的语言称为机器语言。

3、对真值 0 表示形式唯一的机器数是补码。

4、数字计算机用来处理离散的数据，而模拟计算机用来处理连续性的数据。

5、若寄存器内容为 11111111 ，若它等于 -0 ，则为反码表示形式，若它等于 -127，则为原码表示形式。

6、一位十进制数，用BCD码表示需 4 位二进制码，用ASCII码表示需 8 位二进制码。

7、移码常用来表示浮点数的阶码部分，移码和补码除符号相反外，其他各位相同。

8、当 0 > x > -1 时，满足 (x)原 =(x)补的值是 -0.1B ，当 0 > x > -27时，满足(x)
6。

（设编码为8位，符号位1位）
原 =(x)补的值是 -2
9、零地址运算指令在指令格式中不给出操作数地址，它的操作数来自系统默认的寄存器或它不需要操作数。

10、基址寻址方式中，基址寄存器内容由系统确定，变址寻址方式中，变址寄存器内容由指令确定。

11、浮点运算器由尾数运算部件和阶码运算部件组成，它们都是定点运算器，尾数运算部件要求能执行加减乘除运算，阶码运算部件要求能执行加减运算。

12、运算器的技术指标一般用运算功能和位数表示。

13、一个512KB的存储器，其地址线和数据线的总和是 19+8 根。

14、对活动头磁盘组来说，磁盘地址由柱面号C 、磁头号H 、扇区号S 三部分构成，每个区存储一个数据块，其中包括地址信息、记录间隙、记录数据、校验码几个部分。

15、通常控制器的设计可分为微程序设计和组合逻辑设计二大类，相对应的控制结构有存储逻辑和布线逻辑，前者采用的核心器件是控制存储器，后者采用的核心器件是组合逻辑电路。

二、综合题：共60分
1、两个浮点规格化数相乘，是否可能需要右规？为什么？是否可能需要左规？为什么？其规格化次数可否确定？（6分）
答：不可能需要右规，可能需要左规，因为规格化的尾数是纯小数，两个纯小数相乘不会得到整数，但会变得更小，左规最多只需一次。

2、某机16位字长指令格式如下：（10分）
其中：D为形式地址，补码表示（包括一位符号位）
M为寻址模式： M=0 立即寻址
M=1 直接寻址
M=2 间接寻址
M=3 变址寻址
M=4 相对寻址
问：（1）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少？
答：因为指令的操作码为5位，所以能定义 25 = 32 种不同的操作。

因为形式地址为8位，所以立即寻址操作数的范围是 28 = 256 。

（2）写出各种寻址模式计算有效地址的表达式。

答：立即寻址操作数就在指令中
直接寻址指令的形式地址是有效地址 EA = D
间接寻址指令的形式地址是有效地址的地址 EA = (D)
变址寻址有效地址 =指令的形式地址与指定的变址寄存器的内容之和
EA = D + ( 变址寄存器 )
相对寻址有效地址 =指令的形式地址与基址寄存器的内容之和
EA = D + ( 基址寄存器 )
（3）当M=1，2，4时，能访问的最大主存区为多少机器字
答： M = 1 直接寻址寻址范围为 28 = 256 个机器字
M = 2 间接寻址寻址范围为 216 = 64K 个机器字
M = 4 相对寻址寻址范围为 216 = 64K 个机器字
3、一个四体并行交叉存储器，每个模块容量是64K*32位，存取周期为200ns，问：
（1）在一个存取周期中，存储器能向cpu提供多少位二进制信息。

（3分）
答：32*4 = 128
（2）若存取周期为400ns，在0.1us内每个体可向cpu提供32位二进制信息，该说法正确否？为什么？（3分）
答：该说法不正确，在0.1us内整个存储器可向cpu提供32位二进制信息，但每个存储体必须要 400ns 才能向cpu提供32位二进制信息。

4、在cache管理中，当新的主存页需要调入cache时，有几种替换算法？各有何特点？哪种算法平均命中率高？
答：常用的算法有两种
（1）先入先出算法：将最先调入的主存页替换出来。

（2）近期最少使用算法：将近期最少使用的主存页替换出来。

第 2 种算法的命中率较高。

5、计算机系统中为了管理中断，硬件上通常有哪些设置？各有什么作用？指令系统中有何考虑？（10分）
答：硬件上一般设置有：
（1）中断触发器用来记录中断源发出的中断请求
（2）中断屏蔽触发器用来控制某中断源是否允许中断
（3）排队电路用来确定中断源的优先等级
（4）设备码查询电路用来确定发出中断请求的中断源
指令系统中必须要设置中断返回指令，一般也都设置有软中断指令。

6、图1是双总线结构的机器，图中IR为指令寄存器，PC为程序计数器，MAR为存储器地址寄存器，M为主存（受R/W信号控制），MDR为存储器数据寄存器，R0、R1、R2、R3、X、Y均为寄存器，ALU由+、- 控制信号决定完成何种操作，控制信号G控制一个门电路，线上标注有控制信号，如Y1、X1为表示寄存器Y、X的输入控制信号，R1o表示寄存器R1的输出控制信号，R1i表示寄存器R1的输入控制信号。

SUB R1, R2 指令完成(R1) + (R2) → R1的操作，画出其指令周期信息流程图，（假设指令地址已放在PC中）并列出相应的微操作控制信号序列。

解：指令周期信息流程图如下
（1）送指令地址需微操作控制信号 PCo 、G、MARi、
（2）取指令需微操作控制信号 R、MDRo、G、IRi
（3）取第一操作数需微操作控制信号 R1o、G、Xi
（4）取第二操作数需微操作控制信号 R2o、G、Yi
（5）运算并保存结果需微操作控制信号 - 、G、R1i
7、设机器数字长为 n 位（不包括符号位），画出原码一位乘法的运算器框图（图中必须反映原码一位乘算法）（10分）
要求：（1）寄存器和全加器均用方框表示；
（2）详细画出最末位全加器的输入逻辑电路；
（3）指出每个寄存器的位数及寄存器中操作数的名称。

解：原码一位乘法的运算器框图如下：
上海大学 2000 年硕士研究生入学试题
一、填空40分，每个一分
1、采用DMA方式传送改据对，每传送一个数据要占用一个总线周期的时间。

2、当采用程序查询输入操作情况下，除非计算机等待，否则无法传送数给计算机。

3、I／O的编址方式可分为单独编址和与存储器统一编址两大类，前者需有独立的I／O指令，后者可通过访存指令和设备交换信息。

4、按照主机与外设提供信息的形式不同，接口可分为串行和并行两大类，按照主机与外设交流信息的控制方式不同，接口可分为同步和异步两大类。

5、设某存贮芯片有 1K 容量, 如用单译码方式，地址译码器将有条输出线：如用双译码方式，共需要输出线。

6、引入高速缓冲存储器的理论依据是访存的局部性。

7、控制器的控制方式有同步控制，异步控制和联合控制方式，前者有统一的时钟。

8、在浮点机中判断原码规格化形式的原则是尾数的最高数值位为1 ，判断补码规格化形式的原则是尾数的最高数值位与符号位相反。

9、在补码加减交替法除法中，参加操作的数是补码形式，商符是在第一次上商时形成的。

10、设机器数字长为 8 位（含2位符号位），对应真值 X=-26的[X]补= 11100110 ，算术右移1位后得 11110011 ，算术右移2位后得 11111001 ，移位后的真值分别为 -13 和-6 。

11、已知浮点数尾数24位（不包括符号位），当它分别表示为原码、补码时左规最多次数分别是 23 和 24 ，右规的最多次数分别为 1 和 1 。

12、二地址格式指令，操作数的物理位置有三种形式，分别是立即数型、寄存器型和存储器型。

13、程序控制类指令的主要功能是控制程序的流向。

14、某机采用三地址格式指令，能完成50种操作，若机器可在 1K 地址范围内直接寻址，则指令字长应取 36 位，其中操作码占 6 位，地址码占 3*10 位。

15、若指令字长24位，共能完成130种操作，采用单地址格式可直接选择范围是
216=64K ，采用二地址格式可直接选择范围是 28=256 。

16、设计微程序控制时，所追求的目标是缩短微指令字长、减少微程序长度、提高微程序的执行速度、便于对微指令的修改、利于微程序设计的灵活性。

二、综合题：（共60分）
1、某机有五个中断源L0、L1、L
2、L
3、L4，按中断响应的优先次序由高向低排序为L0、L1、L2、L3、L4 ，现要求中断处理次序改为L1、L3、L
4、L0、L2 ，根据下示格式，写出各中断源的屏蔽字。

（4分）
解：设“1”为打开，“0”为屏蔽
2、由M1、M2构成的两级存贮体系，其容量分别为S1、S2，它们的位价格分别C1、C2。

读取时间分别为 T A1、T A2，在访问存贮器中一次访问到的信息量分别为 N1、N2。

试计算平均存取时间 T 和平均位价格 C ，若S2>>S1 ，则平均价格将接近于M1还是M2的单位价格？（5分）。

解：（1）平均存取时间 T=（T A1*N1+T A2*N2）/（N1+N2）
平均位价格 C =（S1*C1+S2*C2）/（S1+S2）
（2）若S2>>S1 ，则平均价格将接近于M2的单位价格。

3、下表表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其容量为 8个存贮单元。

问：（1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？（2分）答：是80324
（2）当CPU按虚拟地址2去访问主存时，生存的实地址码是多少？（2分）
答：是96128
（3）当CPU按虚拟地址3去访问主存时，生存的实地址码是多少？（3分）
答：该页面在快表（页表）中无记录。

4、为什么外围设备要通过接口与CPU相连？接口有哪些功能？（8分）
答：因为外部设备是多种多样的，它们的结构及其信号也各不相同，所以要通过相应的适配器（接口）与CPU相连。

接口的基本功能有三个：
（1）实现主机与外部设备之间的通信联络工作。

（2）实现数据的缓冲，以匹配主机与外部设备的速度。

（3）接受主机的命令，提供设备的接口状态，并按照主机的命令控制设备。

5、什么是计算机的主频？主频和机器周期有什么关系？（4分）
答：一台机器时钟脉冲的频率即为主频，主频的倒数称为时钟周期，一个机器周期由若干个时钟周期构成。

6、什么是指令周期？什么是机器周期？什么是时钟周期？（4分）
答：指令周期指完成一条指令所需的时间。

机器周期是在同步控制中，确定为指令执行的基准时间。

时钟周期就是主频的倒数。

7、某机字长16位，存贮器直接寻址空间为128字，变址时的位移量为 - 64～+63，16 个通用寄存器均可作为变址寄存器，设计一套指令系统格式，满足下列寻址类型的要求：（10分）
（1）直接寻址的二地址指令3条
（2）变址寻址的一地址指令6条
（3）寄存器寻址的二地址指令8条
（4）直接寻址的一地址指令12条
（5）零地址指令32条
试问还有多少种代码未用？若按排寄存器寻址的一地址指令还能容纳多少条？
解：直接寻址的二地址指令3条为
变址寻址的一地址指令6条为
寄存器寻址的二地址指令8条为
直接寻址的一地址指令12条为
零地址指令32条为
还有 4*128 - 32 = 480 种代码未用。

若按排寄存器寻址的一地址指令还能容纳24条
8、设某机主要部件如下图所示，其中：
LA 一 A 输入端选择器 LB 一 B 输入端选择器
M 一主存 MDR 一主存数据寄存器
IR 一指令寄存器 MAR 一主存地址寄存器
PC 一程序计数器 R0--R3 一通用寄存器
C、D 一暂存器
（1）补充各部件之间的主要连接线，并注明数据流动方向（用单总线结构）（5分）（2）写出 ADD （R1），（R2）指令取指阶段和执行阶段的信息流程。

R1中存放的是原操作效地址，R2存放的是目的操作数的地址。

（5分）
解：（1）见下图
（2）ADD （R1），（R2）指令取指阶段的信息流程
PC → BUS → MDR → M → MAR →BUS →IR
ADD （R1），（R2）指令执行阶段的信息流程
9、使用4KX8位的RAM芯片组成一个容量为8KX16位的存储器，画出结构框图，并标明图中信号线的种类、方向及条数。

（8分）
上海大学 2001 年硕士研究生入学试题
一、填空45分，每个1分
1、计算机硬件结构通常由五大部分组成运算器、控制器、存储器、输入设备和输出设备。

2、运算器的基本组成有 ALU 、状态寄存器和通用寄存器。

3、定点加减运算时，有两种判别溢出的检测方法，分别是利用最高数据位向符号位的进位及符号位的进位和模4补码。

4、两个N位定点数相乘，用原码一位乘时，需要重复进行 N 次加法和 N 次移位操作。

5、完成浮点加法运算，需要依次进行对阶、尾数相加、规格化、舍入和判别溢出等步骤。

6、指令格式可由操作码和地址码两部分信息组成。

7、在指令执行过程中所用到的实际地址称为逻辑地址，产生这种地址的方法称为寻址方式。

8、设指令中的地址码为D，在间接寻址方式下，其有效地址为（（D））；在相对寻址方式下，其有效地址为（PC）+D。

9、控制器的主要作用是取出指令、解释指令、执行指令，控制I/O，并对异常情况和某些指令进行处理。

10、控制器的控制方式有同步控制方式，异步控制方式和联合控制方式。

11、微指令存放在控制存储器中，它包含两大部分，控制字段和下址字段。

每一条机器指令与一段由微指令构成的微程序相对应，微指令可由一系列微操作组成，读取并执行一条微指令的时间称为微指令周期。

12、根据存储介质可以把存储器分为半导体存储器、磁表面存储器、光存储器三种。

13、一个1M*8位的芯片有 20 根地址线，有 8 根数据线（输入输出共用）。

14、CD-ROM利用表面的有无凹坑表示“0”和“1”。

15、高速缓冲存储器的配置是为了解决 CPU与主存之间的速度差异。

16、程序访问的局部性为Cache的引入提供了理论依据。

17、I/O设备的统一编址方式是将I/O设备与存储器统一编址。

18、通道方式的I/O系统中大多采用主机、通道、设备控制器和I/O设备四级连接方式。

19、DMA在 I/O设备和主存之间开辟直接的数据通道。

二、综合题：55分
1、某指令系统指令字长20位，具有双操作数，单操作数和无操作数三类指令形式，每个操作数地址规定用6位表示。

10分，每小题5分
（1）若操作数字段固定为8位，现已设计出 m 条双操作数指令，n 条无操作数指令，在此情况下，最多可以设计出多少条单操作数指令？
解：[26- m]*26 - [n / 26]向上取整
（2）当双操作数指令条数取最大值，且在此基础上，单操作数指令条数也取最大值时，试计算这三类指令最大具有的指令条数各是多少？
解：双操作数指令条数为 26-1 = 63 条
单操作数指令条数为 26-1 = 63 条
无操作数指令条数为 26 = 64 条
2、主存贮器容量为 4MB，虚存容量为 1GB，虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？如果页面大小为 4KB，页表长度是多少？
答：（1）因为虚存容量为 1GB，230= 1GB，所以虚拟地址为30位。

因为主存容量为 4MB，222=4MB，所以虚拟地址为22位。

（2）根据寻址方式计算出来的有效地址是虚拟地址。

（3）页表长度为 1GB/ 4KB= 218
3、某程序对页面要求的序列为 P8 P4 P2 P6 P4 P8 P7 P4 P8 P6 P8 P4 P8 P4 P6，设主存容量为4个页面，求 FIFO和LRU替换算法时各自的命中率（假设开始时主存为空）。

（10分）
答：FIFO替换算法时的命中率为 8/11
LRU替换算法时的命中率为 10/11
4、简述中断处理过程，指出其中哪些工作是由硬件完成的，哪些工作是由软件完成的？（8分）
答：简单地讲，中断处理过程可分为三个阶段
（1）保护断点并转入中断入口，由硬件完成
保护现场，由软件完成
（2）中断服务，由软件完成
（3）恢复现场，由软件完成
恢复断点，由硬件完成
5、用变形补码计算 X-Y ，X+Y，并判别结果的正确性。

设：X=0.11011，Y=-0.10010 （8分）
解：[X]补=0011011 [Y]补=1101110 [-Y]补=0010010
[X]补+[-Y]补=0101101 溢出
[X]补+[Y]补=0001001 无溢出 X+Y = 0.01001
6、写出 JMP （无条件转移到（PC）+Disp）指令的微操作序列。

（12分）
解：（1）计算转移地址PC →ALU Disp →ALU ALU作加运算
（2）转移ALU→PC。