同步时序逻辑电路的设计方法共27页
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）同步级联。 例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位
二进制同步加法计数器，模为16×16=256。
Q7 Q6 Q5 Q4
Q3Q 2Q1Q 0
RCO 74161(2)
ET EP
RD LD D3 D2 D1 D 0 CP
1
∧ ∧
Q3 Q2 Q1 Q0
QHale Waihona Puke BaiduQ 2Q1Q 0
RCO 74161(1)
74290(1) CP2
R0(1) R0(2) R9(1) R 9(2)
计数脉冲
置数脉冲 清零脉冲
17
2．组成任意进制计数器
（1）异步清零法
异步清零法适用于具有异步清零端的集成计数器。
例：用同步十进制加法计数器74160（具有异步清零端）和与非门
组成的6进制计数器。
Q3Q2 Q1Q0
&
Q3Q 2Q1Q 0
本例选用2个D触发器。
0/0 X/Y
Q1Q0
0/0
00
1/0
0/0
01 1/0
11 1/1
图编6码.5后.9的状例态图6.5.2编码后的状态图
10
（6）求出状态方程、驱动方程和输出方程。
列出D触发器的驱动表、画出电路的次态和输出卡诺图。
触发器的次态和输出卡诺图
由输出卡诺图可得电路的输出方程：
Y Q1nQ0n00 01 11 10
1、不要轻言放弃，否则对不起自己。
2、要冒一次险!整个生命就是一场冒险。走得最远的人，常是愿意 去做，并愿意去冒险的人。“稳妥”之船，从未能从岸边走远。-戴尔．卡耐基。
梦 境
3、人生就像一杯没有加糖的咖啡，喝起来是苦涩的，回味起来却有 久久不会退去的余香。
同步时序逻辑电路的设计方法 4、守业的最好办法就是不断的发展。 5、当爱不能完美，我宁愿选择无悔，不管来生多么美丽，我不愿失 去今生对你的记忆，我不求天长地久的美景，我只要生生世世的轮 回里有你。
同步时序逻辑电路的设计方法
逻辑抽象，得出电路的状态转换图或状态转换 表；
状态化简； 状态分配； 选定触发器的类型，求出电路的状态方程、驱
动方程和输出方程； 根据得到的方程式画出逻辑图； 检查设计的电路能否自启动。
2
再画出输出卡诺图 可得电路的输出方程：
Y
Qn2
Q1nQn000 00
RCO 74160
ET EP
RD LD D3 D2 D1 D 0 CP
1
∧
Q3Q2Q1Q0
1
0000
0001
计数脉冲
0010
0011
0100
1001
1000
0111
0110
0101
18
（2）同步清零法
同步清零法适用于具有同步清零端的集成计数器。 例：用集成同步四位二进制计数器74163（具有同步清零端）
X 00 0 0 × 10 0 1 ×
11
根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：
各触发器的次态和输出卡诺图
D1 Q1nQ0n00 01 11 10 X 00 0 0 × 10 1 1 ×
D 0 Q1nQ0n00 01 11 10 X 00 0 0 × 11 1 1 ×
D1 = X Q0n
解： （1）根据设计要求，设定状态:：
S0——初始状态或没有收到1时的状态； S1——收到一个1后的状态； S2——连续收到两个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。
8
（2）根据题意可画出原始状态图：
（3）状态化简。
观察上图可知，S2和S3是 等价状态，所以将S2和S3合 并，并用S2表示，得简化状 态图:
例：如用两片74290采用异步级联方式组成的二位8421BCD码十进 制加法计数器。
模为10×10=100
十位输出 Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0 CP1
74290(2) CP2
R0(1) R0(2) R9(1) R 9(2)
∧∧ ∧∧
个位输出 Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0 CP1
ET EP
RD LD D3 D2 D1 D 0 CP
1
1 计数脉冲
清零脉冲
15 15
（2）异步级联
例：用两片单时钟4位二进制可逆计数器74191采用异步级联 方式构成8位二进制异步可逆计数器。
Q7 Q6 Q5 Q4
Q3Q 2 Q1Q 0 D/U
RCO
74191(2) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
由各驱动卡诺图可得电路的驱动方程：
D0= X
12
（7）画逻辑图。 根据驱动方程和输出方程，画出逻辑图。
Q1
Q0
Y&
Q 1D & C1
∧ ∧
Q 1D
X
C1
CP
（8）检查能否自启动。
0/0
X/Y
Q1Q0
00 0/0
10
0/0 1/0 0/0 1/1 1/1
01 1/0
11
13
集成计数器的应用
1．计数器的级联
和与非门组成的6进制计数器。
Q3 Q2 Q1 Q0
&
Q3Q 2Q1Q 0
RCO 74163
01 0
11 0
10 0
（5） 将各驱动方程与输出方程归纳如下： 1 1 × × ×
∧ ∧ ∧
（6）画逻辑图。
Q2
Q1
Q0
Y 进位输出
Q 1J & C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
6
（7）检查能否自启动
利用逻辑分析的方法画出电路完整的状态图。
Q2Q1Q0 /Y
111
/1 000 /0
∧ ∧
Q3 Q2 Q1 Q0
Q3Q 2 Q1Q 0 D/U
RCO
74191(1) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
D/U EN
计数脉冲
LD
16
（3）用计数器的输出端作进位/借位端
有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。
110
101
/1 /1
001 /0 010
/1
/0
100
/0 011
可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下， 分别进入有效状态010、010、000。所以电路能够自启动。
7
例 设计一个串行数据检测器。该检测器有一个输入端X，它的 功能是对输入信号进行检测。当连续输入三个1（以及三个以上1） 时，该电路输出Y=1，否则输出Y=0。
0/0
S0 X/Y 0/0 S
S3 1/1
0/0 1/0 0/0 1/1
S1 1/0
S2
0/0
X/Y S
0/0
S0
1/0
0/0
1/1
S1 1/0
S2
9
（4）状态分配。
该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。
（5）选择触发器。
二进制同步加法计数器，模为16×16=256。
Q7 Q6 Q5 Q4
Q3Q 2Q1Q 0
RCO 74161(2)
ET EP
RD LD D3 D2 D1 D 0 CP
1
∧ ∧
Q3 Q2 Q1 Q0
QHale Waihona Puke BaiduQ 2Q1Q 0
RCO 74161(1)
74290(1) CP2
R0(1) R0(2) R9(1) R 9(2)
计数脉冲
置数脉冲 清零脉冲
17
2．组成任意进制计数器
（1）异步清零法
异步清零法适用于具有异步清零端的集成计数器。
例：用同步十进制加法计数器74160（具有异步清零端）和与非门
组成的6进制计数器。
Q3Q2 Q1Q0
&
Q3Q 2Q1Q 0
本例选用2个D触发器。
0/0 X/Y
Q1Q0
0/0
00
1/0
0/0
01 1/0
11 1/1
图编6码.5后.9的状例态图6.5.2编码后的状态图
10
（6）求出状态方程、驱动方程和输出方程。
列出D触发器的驱动表、画出电路的次态和输出卡诺图。
触发器的次态和输出卡诺图
由输出卡诺图可得电路的输出方程：
Y Q1nQ0n00 01 11 10
1、不要轻言放弃，否则对不起自己。
2、要冒一次险!整个生命就是一场冒险。走得最远的人，常是愿意 去做，并愿意去冒险的人。“稳妥”之船，从未能从岸边走远。-戴尔．卡耐基。
梦 境
3、人生就像一杯没有加糖的咖啡，喝起来是苦涩的，回味起来却有 久久不会退去的余香。
同步时序逻辑电路的设计方法 4、守业的最好办法就是不断的发展。 5、当爱不能完美，我宁愿选择无悔，不管来生多么美丽，我不愿失 去今生对你的记忆，我不求天长地久的美景，我只要生生世世的轮 回里有你。
同步时序逻辑电路的设计方法
逻辑抽象，得出电路的状态转换图或状态转换 表；
状态化简； 状态分配； 选定触发器的类型，求出电路的状态方程、驱
动方程和输出方程； 根据得到的方程式画出逻辑图； 检查设计的电路能否自启动。
2
再画出输出卡诺图 可得电路的输出方程：
Y
Qn2
Q1nQn000 00
RCO 74160
ET EP
RD LD D3 D2 D1 D 0 CP
1
∧
Q3Q2Q1Q0
1
0000
0001
计数脉冲
0010
0011
0100
1001
1000
0111
0110
0101
18
（2）同步清零法
同步清零法适用于具有同步清零端的集成计数器。 例：用集成同步四位二进制计数器74163（具有同步清零端）
X 00 0 0 × 10 0 1 ×
11
根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：
各触发器的次态和输出卡诺图
D1 Q1nQ0n00 01 11 10 X 00 0 0 × 10 1 1 ×
D 0 Q1nQ0n00 01 11 10 X 00 0 0 × 11 1 1 ×
D1 = X Q0n
解： （1）根据设计要求，设定状态:：
S0——初始状态或没有收到1时的状态； S1——收到一个1后的状态； S2——连续收到两个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。
8
（2）根据题意可画出原始状态图：
（3）状态化简。
观察上图可知，S2和S3是 等价状态，所以将S2和S3合 并，并用S2表示，得简化状 态图:
例：如用两片74290采用异步级联方式组成的二位8421BCD码十进 制加法计数器。
模为10×10=100
十位输出 Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0 CP1
74290(2) CP2
R0(1) R0(2) R9(1) R 9(2)
∧∧ ∧∧
个位输出 Q3 Q2 Q1 Q0
Q3Q 2Q1Q 0 CP1
ET EP
RD LD D3 D2 D1 D 0 CP
1
1 计数脉冲
清零脉冲
15 15
（2）异步级联
例：用两片单时钟4位二进制可逆计数器74191采用异步级联 方式构成8位二进制异步可逆计数器。
Q7 Q6 Q5 Q4
Q3Q 2 Q1Q 0 D/U
RCO
74191(2) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
由各驱动卡诺图可得电路的驱动方程：
D0= X
12
（7）画逻辑图。 根据驱动方程和输出方程，画出逻辑图。
Q1
Q0
Y&
Q 1D & C1
∧ ∧
Q 1D
X
C1
CP
（8）检查能否自启动。
0/0
X/Y
Q1Q0
00 0/0
10
0/0 1/0 0/0 1/1 1/1
01 1/0
11
13
集成计数器的应用
1．计数器的级联
和与非门组成的6进制计数器。
Q3 Q2 Q1 Q0
&
Q3Q 2Q1Q 0
RCO 74163
01 0
11 0
10 0
（5） 将各驱动方程与输出方程归纳如下： 1 1 × × ×
∧ ∧ ∧
（6）画逻辑图。
Q2
Q1
Q0
Y 进位输出
Q 1J & C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
6
（7）检查能否自启动
利用逻辑分析的方法画出电路完整的状态图。
Q2Q1Q0 /Y
111
/1 000 /0
∧ ∧
Q3 Q2 Q1 Q0
Q3Q 2 Q1Q 0 D/U
RCO
74191(1) EN
M AX/M IN
CP
LD D 3 D2 D1 D 0
D/U EN
计数脉冲
LD
16
（3）用计数器的输出端作进位/借位端
有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。
110
101
/1 /1
001 /0 010
/1
/0
100
/0 011
可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下， 分别进入有效状态010、010、000。所以电路能够自启动。
7
例 设计一个串行数据检测器。该检测器有一个输入端X，它的 功能是对输入信号进行检测。当连续输入三个1（以及三个以上1） 时，该电路输出Y=1，否则输出Y=0。
0/0
S0 X/Y 0/0 S
S3 1/1
0/0 1/0 0/0 1/1
S1 1/0
S2
0/0
X/Y S
0/0
S0
1/0
0/0
1/1
S1 1/0
S2
9
（4）状态分配。
该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。
（5）选择触发器。