arm体系结构介绍PPT
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Memory system 2: Cache, MMU, Process ID 4: Cache, MPU 6: Write buffer, no cache
Memory size 0: Cache size (4-128KB) 2: Reduced cache size 6: TCM
Synthesizable
ARM9TDMI采用5级流水线，其结构图如下图所示，具有分开 的指令和数据存储器，5级流水线具体如下。
（1）取指：从存储器中取出指令，并将其放入指令流水线。 （2）译码：对指令进行译码。 （3）执行：把一个操作数移位，产生ALU的结果。 （4）缓冲/数据：如果需要，则访问数据存储器；否则ALU的 结果只是简单地缓冲1个时钟周期，以便所有的指令具有同样的流 水线流程。 （5）回写：将指令产生的结果回写到寄存器，包括任何从存储 器中读取的数据。
第2章 ARM9体系结构
2.1 ARM9嵌入式微处理器 2.2 ARM9存储器组织结构 2.3 ARM9异常 2.4 S3C2410嵌入式微处理器
1
2.1 ARM9嵌入式微处理器
2.1.1 ARM9的结构特点 2.1.2 ARM9指令集特点 2.1.3 ARM9工作模式
2
2.1.1 ARM9的结构特点
ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进
2021/3/7
3
ARM 体系结构的演变发展
version
ARM1136J(F) V6
V5TE V5TEJ
XScaleTM
ARM1022E
ARM1020 ARM9E ARM926EJ ARM1026EJ
StrongARM®
ARM720T
V4
V4T
ARM7TDMI
ARM920T
1994
2021/3/7
12
ARM920T以ARM9TDMI为内核，增加了高速缓存和内存管理单元， 系统结构图如下图所示。
2021/3/7
13
14
以ARM920T为内核的S3C2410芯片系统结构框图
系统总线 AHB(Advanced High performance Bus)
外围总线 APB(Advanced Peripheral Bus)
指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令
指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术
当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
道发生互锁时，硬件将停止该指令的执行，直到数据准备就绪为止。
2021/3/7
8
ARM920T系统结构分析
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2021/3/7
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高
Extensions E: DSP extension J: Jazelle extension T: Thumb support …
ARM920T = ARM9 + Thumb + MMU + 16K/16K cache
2021/3/7
6
命名中扩展的含义
2021/3/7
7
ARM920T系统结构分析
DSP 扩充:
定点 DSP 的高性能
JazelleTM:
Java 性能显著提高, 最高到8倍
Media 扩充: 音频/视频性能显著提高, 最高到4倍
向下兼容以保护软件投入
2021/3/7
5
ARM processor’s name
ARM 926EJ-S
Family number 7: ARM7 9: ARM9 10: ARM10 11: ARM11
ARM处理器概况
目前，ARM处理器体系结构的版本有多个。世界上许 多电子芯片制造厂商基于不同版本的ARM体系结构生 产出了多种系列的ARM CPU，主要有以下系列：
ARM7系列；
ARM9系列；
ARM9E系列；
ARM10E系列；
SecurCore系列；
Intel的StrongARM；
Intel的Xscale。
③ 分支指令 ARM9和ARM7的分支指令周期相同。
10
例：（软考“嵌入式系统工程师”真题）
2021/3/7
11
AMBA总线接口 ARM嵌入式微处理器使用的是AMBA（Advanced
Microcontroller Bus Architecture）总线体系结构。AMBA是 ARM公司颁布的总线标准，通过AMBA可以方便地扩充各种 处理器及I/O，可以把DSP、其他处理器和I/O（如UART、 定时器和接口等）都集成在一块芯片中。该标准定义了如下 三种总线： ●AHB（Advanced High-performance Bus）：用于连接高 性能系统模块。它支持突发数据传输方式及单个数据传输方 式；另外，它还支持分离式总线事务处理。 ● ASB总线（Advanced System Bus）：用于连接高性能系 统模块，它支持突发数据传输模式。 ● APB总线（Advanced Peripheral Bus）：是一个简单接 口，支持低性能的外围接口。1996199820002002
2004
StrongARM, XScale是英特尔持的有商标
2006 time
4
ARM 架构（Architecture）
特性集
Architecture v4T v5TE
v5TEJ v6
THUMBTM
DSP
JazelleTM
Media
不断创新以提升性能
THUMBTM: 35% 代码压缩
2021/3/7
基于S3C2410的实验开发平台：
2021/3/7
15
2.1.2 ARM9的指令集特点
ARM920T内核编程模型
字（Word），在ARM体系结构中，字的长度为32位，而在 8位/16位处理器体系结构中，字的长度一般为16位。 半字（Half-Word），在ARM体系结构中，半字的长度为 16位，与8位/16位处理器体系结构中字的长度一致。 字节（Byte），在ARM体系结构和8位/16位处理器体系结 构中，字节的长度均为8位。 指令长度可以是32位（在ARM状态下），也可以为16位 （在Thumb状态下）。 ARM920T中支持字节（8位）、半字（16位）、字（32位） 3种数据类型，其中，字需要4字节对齐，半字需要2字节对齐。
Memory size 0: Cache size (4-128KB) 2: Reduced cache size 6: TCM
Synthesizable
ARM9TDMI采用5级流水线，其结构图如下图所示，具有分开 的指令和数据存储器，5级流水线具体如下。
（1）取指：从存储器中取出指令，并将其放入指令流水线。 （2）译码：对指令进行译码。 （3）执行：把一个操作数移位，产生ALU的结果。 （4）缓冲/数据：如果需要，则访问数据存储器；否则ALU的 结果只是简单地缓冲1个时钟周期，以便所有的指令具有同样的流 水线流程。 （5）回写：将指令产生的结果回写到寄存器，包括任何从存储 器中读取的数据。
第2章 ARM9体系结构
2.1 ARM9嵌入式微处理器 2.2 ARM9存储器组织结构 2.3 ARM9异常 2.4 S3C2410嵌入式微处理器
1
2.1 ARM9嵌入式微处理器
2.1.1 ARM9的结构特点 2.1.2 ARM9指令集特点 2.1.3 ARM9工作模式
2
2.1.1 ARM9的结构特点
ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进
2021/3/7
3
ARM 体系结构的演变发展
version
ARM1136J(F) V6
V5TE V5TEJ
XScaleTM
ARM1022E
ARM1020 ARM9E ARM926EJ ARM1026EJ
StrongARM®
ARM720T
V4
V4T
ARM7TDMI
ARM920T
1994
2021/3/7
12
ARM920T以ARM9TDMI为内核，增加了高速缓存和内存管理单元， 系统结构图如下图所示。
2021/3/7
13
14
以ARM920T为内核的S3C2410芯片系统结构框图
系统总线 AHB(Advanced High performance Bus)
外围总线 APB(Advanced Peripheral Bus)
指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令
指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术
当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
道发生互锁时，硬件将停止该指令的执行，直到数据准备就绪为止。
2021/3/7
8
ARM920T系统结构分析
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2021/3/7
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高
Extensions E: DSP extension J: Jazelle extension T: Thumb support …
ARM920T = ARM9 + Thumb + MMU + 16K/16K cache
2021/3/7
6
命名中扩展的含义
2021/3/7
7
ARM920T系统结构分析
DSP 扩充:
定点 DSP 的高性能
JazelleTM:
Java 性能显著提高, 最高到8倍
Media 扩充: 音频/视频性能显著提高, 最高到4倍
向下兼容以保护软件投入
2021/3/7
5
ARM processor’s name
ARM 926EJ-S
Family number 7: ARM7 9: ARM9 10: ARM10 11: ARM11
ARM处理器概况
目前，ARM处理器体系结构的版本有多个。世界上许 多电子芯片制造厂商基于不同版本的ARM体系结构生 产出了多种系列的ARM CPU，主要有以下系列：
ARM7系列；
ARM9系列；
ARM9E系列；
ARM10E系列；
SecurCore系列；
Intel的StrongARM；
Intel的Xscale。
③ 分支指令 ARM9和ARM7的分支指令周期相同。
10
例：（软考“嵌入式系统工程师”真题）
2021/3/7
11
AMBA总线接口 ARM嵌入式微处理器使用的是AMBA（Advanced
Microcontroller Bus Architecture）总线体系结构。AMBA是 ARM公司颁布的总线标准，通过AMBA可以方便地扩充各种 处理器及I/O，可以把DSP、其他处理器和I/O（如UART、 定时器和接口等）都集成在一块芯片中。该标准定义了如下 三种总线： ●AHB（Advanced High-performance Bus）：用于连接高 性能系统模块。它支持突发数据传输方式及单个数据传输方 式；另外，它还支持分离式总线事务处理。 ● ASB总线（Advanced System Bus）：用于连接高性能系 统模块，它支持突发数据传输模式。 ● APB总线（Advanced Peripheral Bus）：是一个简单接 口，支持低性能的外围接口。1996199820002002
2004
StrongARM, XScale是英特尔持的有商标
2006 time
4
ARM 架构（Architecture）
特性集
Architecture v4T v5TE
v5TEJ v6
THUMBTM
DSP
JazelleTM
Media
不断创新以提升性能
THUMBTM: 35% 代码压缩
2021/3/7
基于S3C2410的实验开发平台：
2021/3/7
15
2.1.2 ARM9的指令集特点
ARM920T内核编程模型
字（Word），在ARM体系结构中，字的长度为32位，而在 8位/16位处理器体系结构中，字的长度一般为16位。 半字（Half-Word），在ARM体系结构中，半字的长度为 16位，与8位/16位处理器体系结构中字的长度一致。 字节（Byte），在ARM体系结构和8位/16位处理器体系结 构中，字节的长度均为8位。 指令长度可以是32位（在ARM状态下），也可以为16位 （在Thumb状态下）。 ARM920T中支持字节（8位）、半字（16位）、字（32位） 3种数据类型，其中，字需要4字节对齐，半字需要2字节对齐。