开关电容采样技术

一、 引言
开关电容电路是指由 CMOS 开关、电容以及运算放大器构成的模拟电路[1]， 电路时间常数的精度 （电路时间常数的精度等于电容和电阻的精度之和）决定了 一个模拟信号处理电路的时间精度。 因为标准集成电路工艺所提供的电阻具有较 大的绝对容差，限制了在大多数模拟数据处理电路中的应用，与集成电阻相比， 在标准 CMOS 工艺中电容具有相对较高的精度，采用由开关电容构成的模拟数 据采样技术具有很高的信号处理精度且与电容比值的精度成比例。
Abstract： Although the continuous time circuits are widely used in audio, video and high-speed analog system, but in many cases, we only in each medium a time interval to detect the input signal, and ignore its value in the rest of the time. The circuit then processes each sample to produce an effective output value at the end of each cycle. This kind of circuit is called discrete-time system or data sampling system. This paper introduces a kind of discrete time system, which is called "switched capacitor circuit". In this paper, various unfavorable factors limit switch capacitor sampling read and precision, by using CMOS complementary switch, increase virtual devices, using the bottom plate sampling technique to improve the accuracy of the sampling circuit switched capacitor. Keywords: switched capacitor, sampling circuit, bottom plate sampling technique
开关电容采样技术
摘要： 虽然连续时间电路在音频、视频及高速模拟系统中都有着广泛的应用，但在 很多情况下， 我们仅仅在每个中期的某个时间间隔内检测输入信号，而在其余时 间忽略其值。然后，电路对每一个“采样”进行处理，在每个周期末产生有效的 输出值。这种电路被称为离散时间系统或数据采样系统。本文介绍一种常见的、 称为“开关电容电路”的离散时间系统，以便为更高级的电路。 本文了分析限制开关电容采样熟读与精度的各种不利因素，通过采用 CMOS 互补开关、 增加虚拟器件、 采用下极板采样技术提高了开关电容采样电路的精度。 关键词：开关电容、采样电路、下极板采样技术
二、 采样电路的设计
如图（1）所示为由一个 MOS 开关和电容构成的最基本的采样电路。
CLK M1 Vin CH Vout
图(1) 采用 MOS 管作开关的采样电路
之所以采用 MOS 器件作控制开关，只是因为： （1）当线路中通过的电流为 零时，MOS 管可以是导通的； （2）栅极电压的变化不会引起源、漏极电压的变 化，而对于双极型晶体管必须采用复杂的电路结构才能实现。对于 NMOS 管作开 关的电路，当信号 CLK 输入高电平时，������������������������ = ������������������ ,当 CLK 输入低电平是，输出保 持采样电容������������ 上的瞬时值，进而实现采样保持的功能。 当 NMOS 管导通时，NMOS 管等效于一个电阻，器等效电阻大小如公式（1）所 示，式中������������������ 表示信号 CLK 的高电平。当输出接近������������������ − ������������������ 时，NMOS 管的过驱 动电压近似为零， 导致采样电容������������ 的充电电流小到可以忽略不计， 为了保证 NMOS 开关作为导通电阻能准确传输信号������������������ ，限制了������������������ 的最高输入电压为������������������ − ������������������ ， 对于 PMOS 管作开关器工作原理类似，且其导通电阻在输入和输出电压降为 PMOS 管阈值电压绝对值时会快速上升，限制了 PMOS 开关的应用。
CLK M1 Vin CH M2 CLK Vout
������
图(2) 采用互补开关的采样电路
当 nCox (
W W )n p Cox ( ) p 时，互补开关的导通电阻������on 为： L L
Ron RN Rp
1 W W nCox ( ) N (VDD VTHN ) pCox ( ) p VTHP L L
假设交叠电容������gs 、������gd 固定不变且大小相等，记单位宽度的交叠电容为������������������ , 时钟信号 CLK 电压为������������������������ ，则由时钟跳变引起的电压误差为：
V VCLK WCov WCov CH
(7)
由公式 （7） 可知时钟馈通带来的输出电压误差主要由 MOS 管的交叠电容������gs 、 ������gd 决定，而与输入信号������in 无关。 如图（6）所示，由于 MOS 管导通电阻������on 的存在采样电路中引入了电阻热 噪声。
则通过采样电容输出的电压为：
Vout Vin WLCox (VDD Vin VTH ) (5) CH
将式（5）分解后可得：
Vout Vin (1 WLCox WLCox ) (VDD VTH ) (6) CH CH
考虑 NMOS 管体效应时，NMOS 管的阈值电压������������������ 不能认为是常数，而是与 衬底电压程非线性函数，所以通过公式（6）可知“沟道电荷注入”下你现象对 输出信号带来的误差主要为： （ 1 ）由 1 + WL������ox /������������ 带来的增益误差； （ 2 ）由 −WL������������������ /������������ 带 来 的 直 流 失 调 （ 直 流 失 调 是 指 固 定 的 电 压 偏 移 ） ； （3）由 WL������ox ������������������ ������������ 带 来 的 非 线 性 误 差 。 其 中 增 益 误 差 1 + WL������ox /������������ 和 直 流 失 调 −WL������������������ /������������ 在实际应用中可以通过调节器件宽长比或电容大小来修正，而由体 效应引起的非线性误差却无法忽略。 如图（5）所示，根据 MOS 挂的结构特点，在 MOS 管的栅源两极或者栅漏 两极之间存在交叠电容������gs 、������gd ，交叠电容的存在限制了采样电路的精度。
VDD
TG1
inv1
CLK
CLKin
GND
CLK inv2 inv3
图(3) 互补时钟产生电路
三、 采样电路精度分析
通过上一小节的分析可知，为了保证采样电路的速度需要采用较小宽长比 ������
������
的采样开关或者较小的采样电容������������ ,但是由于 MOS 开关在开断的整个过程中存 在着“沟道电荷注入” 、 “时钟馈通”以及 KT/C 噪声三种主要不利机制，带来了 额外的电压误差， 严重限制了采样电路的精度，采用上述提高采样电路速度的方 法势必降低采样电路的精度。 所以理论分析现在采样电路精度的因素，综合考虑 现在采样电路速度与精度的问题对于优化电路性能尤为重要。 如图（4）所示，以 NMOS 管为例，当信号 CLK 为高电平时，NMOS 管导 通，在器件栅极和源极之间的栅氧化层下形成了载流子沟道，考虑������������������ ≈ ������������������������ 的 情况，在导通沟道中载流子的电荷量为：
RN
1 (1) W nCox (VDD Vin VTH ) L
控制开关导通电阻的存在限制了采样电路的速度，采样电路的速度可以定义 为控制开关导通后， 输出电压从零电位上升到最大输入电压所需的时间，通过主要由两个要素确定： 采样电容������������ 的电容大小以及控制开关导通时的导通电阻。所以为了得到较高的 采样速度，需要采用大宽长比 ������ 的 MOS 管和容值较小的采样电容。 对于 NMOS 管在导通时，在输入较小的电压是，导通电阻相对减小，相反， 采用 PMOS 管，在输入较大的正电压时，导通电阻相对较小，即：NMOS 管能 够在两个端点之间很好地传输低电压， PMOS 管能够在两个端点之间很好地传输 高电压，为了保证采样电路工作在最大电压摆幅下，采用图（2）所示的互补开 关是可行的，其中 CLK 和 CLK 为时序状态相反的互补时钟信号。
Vin
Ron
Vout CH
Vi
n
Vout=Vin+Vn CH
(a) 图(6) 采样电路中热噪声来源 （a）开关导通时； （b）开关关断时
(b)
当 MOS 管导通截止时，由热噪声带来的电压波动������ ������ 随同输入信号������in 一起保存在 电容������������ 上，给输出信号带来了一定的误差。根据电阻热噪声的理论分析，采样 电路中的热噪声可以通过均方根值电压 ������������/������������ 来模拟[3]，可见为了实现低噪声 应用，要求采样电容������������ 足够大，但这样将会增加电路负载且降低了采样速度。