锁相技术第5章 电荷泵锁相环
毕业论文-CMOS电荷泵锁相环的研究与设计
CMOS电荷泵锁相环的研究与设计摘要锁相环设计是现代集成电路设计中一个重要的话题，在射频无线通信、高速有线通信、光纤通信以及高性能数字电路等领域中占有重要的地位。
电荷泵锁相环是锁相环应用中最广泛的一种，因为它具有易集成、低功耗、低抖动、低噪声、捕获范围宽等特点。
因此电荷泵锁相环成为IC领域研究中的热点。
本论文首先介绍了锁相环的背景与现状，分析了一般锁相环的组成结构与基本原理并逐步引出电荷泵锁相环，研究了锁相环的非理想特性，并推导了部分组成部分的参数，最终得到锁相环的数理模型。
在此基础上，设计了一个工作在10MHz~100MHz的电荷泵锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器电路模块。
本文鉴相器是由两个RS触发器与一些非门、与非门构成，具有较大的鉴相灵敏度、较小的纹波输出、工作线性区域大和零点漂移小的特点。
电荷泵采用全差分设计，使用了镜像电流源，这样就使电荷泵受温度影响大大减小，同时也稳定了电流的输入。
低通滤波器使用无源二阶滤波器，既降低了制造成本，又避免了极点的产生，提高了电路的稳定性。
本实验的锁相环使用的是电荷泵锁相环基于CSMC0.6um标准CMOS工艺。
仿真结果要求锁相环在5V电源电压下可以在5MHz~120MHz的频率范围内正常工作，占空比为50%±3%，锁定时间小于8μs。
经仿真试验，本设计达到了课题的要求。
关键词：锁相环；鉴频鉴相器；电荷泵；压控振荡器；COMSAbstractPLL design is a modern integrated circuit design is an important topic, occupies an important position in the field of radio frequency wireless communications, high-speed wired communications, optical communications, and high-performance digital circuits and the like . CPPLL is locked loop applications, the most widely used , because it has easy integration, low-power, low-jitter , low -noise , wide capture range of features. Thus IC CPPLL become a hot research field .This paper introduces the background and status of the PLL , followed by analysis of the structure and composition of the basic principles of the general phase-locked loop and gradually leads CPPLL study the non-ideal characteristics of the PLL and derive some parameter components , and ultimately get the PLL mathematical models. On this basis , the design of a work in 10MHz ~ 100MHz charge pump PLL, including phase frequency detector, charge pump , loop filter , VCO and divider circuit modules.This article is some phase NAND gate NAND gate consists of two RS flip-flop having a phase sensitivity of the larger , the smaller the output ripple , and the work of the linear region of the large zero drift characteristics. A fully differential charge pump design, a current mirror , so that the charge pump is reduced greatly affected by temperature , but also the stability of the input current. Second-order low-pass filter using passive filters , not only reduces manufacturing costs, and avoid the extreme generation, but also allows the circuit is very stable.In this study, using a phase-locked loop based TSMC0.35um CPPLL standard CMOS process . The simulation results require phase-locked loop can operate at 3.3V supply voltage in the frequency range of 5MHz ~ 120MHz normal duty cycle of 50% ± 3%, the lock time is less than 8μs. The simulation test, the design meets the requirements of the subject .Key words: low voltage; Low power; CMOS operational amplifier; Rail to rail input目录摘要 (I)Abstract (II)第一章绪论 (5)1.1 锁相环的背景 (5)1.2 锁相环的发展、现状和应用 (5)1.3 论文的章节安排 (7)第二章 CMOS电荷泵锁相环的基本原理及组成 (8)2.1 电荷泵锁相环的基本原理 (8)2.2 CMOS电荷泵锁相环的基本组成 (9)2.2.1 鉴频鉴相器 (9)2.2.2 电荷泵 (10)2.2.3 延时电路 (11)2.2.4 环路滤波器 (12)2.2.5 PFD/CP的非理想效应 (13)2.2.6 压控振荡器 (17)2.2.7 分频器 (17)2.2.8 锁相环的基本性能 (17)2.3 电荷泵锁相环的相位噪声 (18)2.4 本章小结 (19)第三章电荷泵锁相环电路的设计 (20)3.1 电荷泵锁相环电路简介 (20)3.2鉴频鉴相器电路设计与仿真 (20)3.2.1 鉴频鉴相器的 (20)3.2.2仿真波形 (23)3.3 电荷泵和滤波器的设计和仿真 (24)3.3.1电荷泵的设计 (24)3.3.2 环路滤波器的结构 (26)3.3.3 电荷泵和滤波器的仿真 (29)3.4 环路整体仿真 (30)3.5 小节 (31)第四章结论 (32)参考文献 (32)致谢 (33)第一章绪论1.1 锁相环的背景锁相环电路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统。
精品课件-锁相技术(郑继禹)-第5章
37
第五章 数 字 锁 相 环
第三节 超前-滞后型位同步数字环 对于超前-滞后数字锁相环, 我们结合一个位同步提取加以 说明。超前-滞后数字锁相环组成如图5-16所示。
38
第五章 数 字 锁 相 环
图 5-16 超前-滞后数字锁相环基本组成
39
第五章 数 字 锁 相 环
33
Hale Waihona Puke 第五章 数 字 锁 相 环
由于(5-7)式含有时间变量不易运算，故将正弦函数uo(k)变 换成方波U(k)，即
(5-8) 式中
(5-9)
34
令 式中
第五章 数 字 锁 相 环
(5-10)
(5-11)
35
而 从而有 所以
第五章 数 字 锁 相 环 36
(5-12) (5-13)
第五章 数 字 锁 相 环
代入(5-28)式, 可得 (5-29)
56
第五章 数 字 锁 相 环
从而有环路可锁定的最高频率(或速率) 环路可锁定的最低频率(或速率) 锁定(或同步)范围
57
(5-30) (5-31) (5-32)
第五章 数 字 锁 相 环
在通信过程中, 若信号发生暂时中断, 则原处于同步状态的 环路就失去控制, 由于未控制时频差为ΔB=B－BC, 因而位同步 信号相位就会相对于输入信号相位而发生偏移, 偏移的数值应为
一、电路组成与说明 电路实例是数字通信中常用的一种简单的超前-滞后位同步
环路, 未用序列滤波器, 电路组成如图5-17所示。
40
第五章 数 字 锁 相 环
图5-17 位同步数字环组成电路
41
第五章 数 字 锁 相 环
电荷泵锁相环..
环路传递函数
F(s)=(1+τ 2s)/τ 1s
(4.3.4)
可得此环路的数学模型,如图4.3.2和图4.3.3(复频域) 所示。
θi(s)
＋ －
＋
θe(s)
ud(s)
Kd
1 2s 1 s
uc(s)
Ko/s
θo(s)
图4.3.2 二阶电荷泵PLL的相位模型 △ω i(s) △ω (s) ＋ K’d ＋ － ud(s) 1 2 s uc(t)
4.1 电荷泵锁相环(CPPL) 电荷泵锁相环如图4.1.1所示。
ui(t) FPD CP LF VCO uo(t)
图4.1.1
电荷泵锁相环
图中: FPD是鉴频鉴相器;
CP是电荷泵;
是模数混合环，与模拟锁相环唯一不同的是鉴相器包 括FPD和CP,称为电荷泵鉴相器。它是数字式的,具有 鉴频鉴相功能,CP为LF提供充放电电荷。 为简化分析过程,以图4.1.2所示的双D鉴相器为例, 来说明鉴频鉴相器的工作原理。
设电荷泵能提供的充放电电流为Ip,则充放电电流在一 个周期内的平均值为: id(t)=Ipθe(t)/2π
e (t ) 2
(4.1.1)
上式即为这种电荷泵鉴相器的鉴相特性。考虑到相位 的周期性,式(4.1.1)所表示的鉴相特性可用图4.1.4表 id(t) 示。
I
-4π
-2π
P
0 -IP
2π
o (t )
o c
p
(4.2.2)
V (t ) K ouc (t )
(4.2.3)
综合考虑(4.1.1) ～(4.1.4)式及（4.2.1）～（4.2.3）, 可得环路的相位模型和频率模型分别如图4.2.2和 4.2.3所示。
一种集成在DC-DC芯片中的电荷泵锁相环设计
一种集成在DC-DC芯片中的电荷泵锁相环设计李容容【摘要】设计了一种集成在DC-DC芯片中的电荷泵锁相环.其中鉴频鉴相器(PFD)在传统的D触发器结构的基础上增加了复位延迟电路的延迟时间,减小了鉴相“死区”;电荷泵采用充放电电流对称的源极开关结构,解决了电流失配和电荷注入作用的影响;另外,设计了一种可编程的由D触发器构成的分频器电路.基于CMOS工艺,采用Cadence仿真软件对其进行仿真,结果表明该电荷泵锁相环在锁定时间、频率范围、相位抖动等方面均达到了指定的性能需求,且工作特性较好.其性能指标是:电源电压2.4V,频率调节范围250～750 kHz,锁定时间＜50 μs,相位抖动＜30 ns.【期刊名称】《电子科技》【年(卷),期】2016(029)008【总页数】4页(P25-27,144)【关键词】DC-DC;PLL;PFD;电荷泵;可编程分频器【作者】李容容【作者单位】西安电子科技大学电路CAD研究所,陕西西安710071【正文语种】中文【中图分类】TN86随着集成电路技术以及半导体工艺的快速发展，电源管理类芯片已广泛应用到通信、计算机、电子等领域[1]。
其中具有同步功能的DC-DC转换器可实现多块控制芯片的多相协同工作，提高负载驱动能力，适用于多相分布式电源管理系统[2-3]。
本文所设计的电荷泵锁相环就集成在一款同步、多相DC-DC变换器中。
如图1所示，锁相环是一个负反馈系统，在反馈回路中压控振荡器的输出被分频器分频(1/N倍)到低频后，通过鉴相器和参考时钟比较产生相位差值信号，接着相差信号在前向通道中通过电荷泵和环路滤波器处理产生电压信号，控制压控振荡器产生频率，然后这个频率经过N分频后，又被送入PFD和输入参考时钟进行比较，最终在环路的调试下，使得内部时钟的相频与外部同步。
注意，压控振荡器的输出时钟的频率是输入参考时钟频率的N倍[4-5]。
2.1 鉴频鉴相器电路具体工作原理是：当外部时钟fref的下降沿脉冲先到来时，up信号输出低电平，此时down也是低电平，电荷泵上管开关被打开，电路开始充电；当内部反馈时钟信号clk的脉冲下降沿到来时，复位信号rest变为低电平，使得up信号变为高电平，down信号依旧为低电平，电荷泵关闭，rest恢复到初始高电平，这就完成了一个鉴相周期。
锁相技术第5章 电荷泵锁相环
3
5.1 电荷泵鉴频鉴相器数学模型
电流型电荷泵鉴频鉴相器
“1”
DQ
UP
FF
u1
s 1
s
2
C1
(
s
b
1
1)
Ho(
j)
KVCO I 2
p
(b) b 1
(
j 1
j
)
2
C1
(
j b 1
1)
Ho(
j)
KVCO I p 2
b
1 ( )2
()
b 1 2C1
1 ( j )2 b 1
Ho ( j) 1 c 为环路带宽(也称穿越频率)，此时相角位移为：
号的信道噪声； 环路内部噪声：PLL内部各模块产生的噪声，如鉴相器
和压控振荡器等部件。
若环路用作频率信号源，噪声与干扰会使输出信号频谱不 纯，输出相位产生随机的抖动，频率稳定度变差；若环路 用作通信的收发射机，则输出信噪比下降。较强的噪声与 干扰还会使环路跟踪性能下降，失锁。同时，必然会增加 环路捕获困难。
周期抖动（period jitter）一般有两种表示值： Peak-to-Peak值（峰-峰值）：在第N个周期的上升沿
可能出现的最大偏移值。 RMS值（均方根值）：指第N个周期上升沿相位变化的
标准方差。
24
周期抖动（period jitter）
在周期抖动（period jitter）的测量中： 如果N<10，那么周期抖动（period jitter）称为
《【锁相环中电荷泵的研究】电荷泵锁相环》
《【锁相环中电荷泵的研究】电荷泵锁相环》[摘要]锁相环的运用已经越来越广泛，从时钟产生器到无线通信到有线通信，光通信等等。
在实际应用中，很多工程师都倾向于使用电荷泵型锁相环。
因为它更容易实现尽可能大的或者无限开环增益。
这样，电荷泵在该种结构中将充当非常重要的角色，其中的不理想性将会对整个系统的性能，比如时钟抖动，相位噪声，锁定时间，带宽，功耗等的设计带来挑战。
本文将就以上问题进行详细的分析和研究。
最后本文提出了一种改善性能的增益提高技术电荷泵。
[关键词]锁相环电荷泵相位噪声抖动[中图分类号]tn4[文献标识码]a[文章编号]1007-9416（xx）03-0127-02引言基于电荷泵型的锁相环已经被广泛采用与无线通信系统中，特别是射频收发机的频率综合器中。
随着无线通信不断地发展，通信系统对终端的要求不断地提高，诸如集成度，功耗，噪声等等。
而在无线收发机中，频率综合器是一个非常关键的部分，它的性能将影响整个系统是否能够正常工作。
作为基于电荷泵的频率综合器，电荷泵在其中起着非常关键的作用。
本文接下来几个部分将对电荷泵做一详细全面的研究。
1设计中的不理想性一般的电荷泵型锁相环如图1所示[1]。
理想情况下，电荷泵和鉴频鉴相器为系统提供了无限的直流增益，于是输入和输出的相位差为0。
但是，作为电荷泵，其本身存在很多固有的不理想性，致使实际的频率综合器会有很多不理想效应产生，从而导致性能的降低。
因此，下面将对其中重要的不理想效应进行研究和分析。
1.1漏电流漏电流是电荷泵固有的不理想性，或者说是和完全和工艺相关的。
随着工艺的不断改进，特别是深亚微米级的cmos工艺，漏电流的问题变得越来越严重。
因为漏电流而导致的相位失配相对来说问题不大，但是由此而产生的参考毛刺在频率综合器中是值得特别注意的。
由于漏电流造成的相位失配可以有下式得出[2]，其中是相位失配，是漏电流大小，表示电荷泵的电流大小。
由于相位失配所导致的边带，也就是参考毛刺的大小为：其中，为环路滤波器的极点，是环路滤波器的电阻值，是压控振荡器的增益。
电荷泵锁相环的模型研究和电路设计
结论
本次演示对电荷泵锁相环的模型研究和电路设计进行了详细探讨。通过建立 数学模型并简化分析，我们发现电荷泵锁相环的性能主要受到电荷泵增益、环路 滤波器时间常数以及输入信号频率的影响。在此基础上，我们设计了一款电荷泵 锁相环电路，并对关键元件进行了选择和优化。然而，该电路仍存在一些不足之 处，需要进一步改进。
2、低功耗：该设计方案采用了先进的工艺和电路设计，使得芯片的功耗较 低，延长了设备的使用寿命。
3、高集成度：所设计的锁相环集成电路芯片具有高集成度，减小了设备的 体积和重量，方便了实际应用。
结论：
本次演示通过对高速锁相环集成电路芯片的深入研究和实验验证，提出了一 种针对高速条件下的高效设计方案。实验结果表明，所设计的芯片在高速条件下 具有良好的性能和可靠性。但是，我们也意识到该设计方案仍存在一些不足之处， 例如在复杂电磁环境下的稳定性等问题。
近年来，随着太阳能技术的快速发展，光伏并网逆变器在太阳能发电系统中 得到了广泛应用。三相锁相环设计在光伏并网逆变器控制中具有重要意义，是实 现并网稳定运行的关键技术之一。本次演示将阐述三相锁相环设计及光伏并网逆 变器控制的研究内容和方法。
在光伏并网逆变器控制领域，文献综述表明，现有的研究主要集中在逆变器 拓扑结构、控制策略和并网保护等方面。其中，三相锁相环设计是逆变器控制策 略中的重要组成部分。已有的三相锁相环设计方法主要包括基于PI调节器和基于 同步检测器的设计方法。然而，这些方法在实时性、准确性和稳定性方面仍存在 一定的问题，特别是在复杂环境和恶劣条件下。
模型研究
1、电荷泵锁相环的原理和内部 机制
电荷泵锁相环主要由电荷泵、环路滤波器（Loop Filter）和电压控制振荡 器（VCO）三个主要部分组成。其工作原理是，通过电荷泵将输入信号的相位差 转化为电压，再经环路滤波器滤除高频成分，得到控制VCO的直流电压，最终实 现输出信号与输入信号的相位和频率同步。
锁相技术第5章
第5章 集成锁相环路
一、高频单片集成锁相环 1. NE560
双平衡模 拟乘法器
射极定时多 谐振荡器 《锁相技术》
改变VCO的 的 改变 跟踪范围
第5章 集成锁相环路
特点及应用： 特点及应用： 工作频率达到30MHZ，电源 ① 工作频率达到 ，电源6V—26V。 。 锁相环各部件内部相连。 ② 锁相环各部件内部相连。 的跟踪范围可调。 ③ VCO的跟踪范围可调。 的跟踪范围可调 可应用于FM解调、跟踪滤波、载波提取等。 解调、 ④ 可应用于 解调 跟踪滤波、载波提取等。 相近产品NE561、NE562等。 ⑤ 相近产品 、 等
《锁相技术》
《锁相技术》
输入电压 的有效值
U 1 + ( SRMS ) 2 40
o
CT
册中得到
第5章 集成锁相环路
二、超高频单片集成锁相环 NE564(L564)： 工作频率达到 ： 工作频率达到50MHZ。 。
《锁相技术》
第5章 集成锁相环路
特点及功能： 特点及功能： 鉴相器是双平衡模拟乘法器，鉴相灵敏度为： ① 鉴相器是双平衡模拟乘法器，鉴相灵敏度为：
控制灵敏度： 控制灵敏度：K o = K on f
K on 是f = 1MH Z 归一化控制灵敏度
I B = 0 → K on ≈ 5.9 × 106 (rad / V ⋅ S ) I B = 800 → K on ≈ 10.45 × 106 (rad / V ⋅ S )
施密特触发器和直流恢复电路构成FSK解调时的 ③ 施密特触发器和直流恢复电路构成 解调时的 后整理电路，输出FSK解调信号。 解调信号。 后整理电路，输出 解调信号 可用于高速调制、解调及频率合成。 ④ 可用于高速调制、解调及频率合成。
电荷泵锁相环的基础研究
电荷泵锁相环的基础研究随着科技的不断发展，各种电子设备如手机、电视、计算机等已成为人们日常生活和工作中不可或缺的工具。
为了满足人们对电子设备性能和功能不断增长的需求，各种先进的信号处理技术和电路设计方法被引入到这些设备中。
其中，电荷泵锁相环（Charge PumpPhase-Locked Loop，简称CP-PLL）是一种非常重要的技术，它在频率合成、相位跟踪和信号恢复等领域有着广泛的应用。
本文将围绕电荷泵锁相环的基础研究展开讨论。
电荷泵锁相环的研究已经经历了数十年的发展历程。
在国内外相关领域的研究中，理论研究和实验研究都取得了重要的进展。
在理论方面，研究人员对电荷泵锁相环的相位检测、环路控制、输出调节等各个组成部分进行了深入的分析和建模，提出了一系列有效的算法和电路设计。
在实验方面，科研人员通过精心设计的实验方案，验证了电荷泵锁相环在各种不同场景下的性能表现。
电荷泵锁相环是一种基于相位检测和环路控制技术的闭环控制系统。
它通过将输入信号与参考信号进行相位比较，产生一个控制电压，用于调节振荡器的频率和相位，从而使输出信号与参考信号保持同步。
相位检测是电荷泵锁相环的核心组成部分，它通过比较输入信号和反馈信号的相位差，产生一个与相位差成正比的电流或电压。
这个电流或电压作为控制信号输入到环路控制器中，用于调节电荷泵的工作状态。
环路控制器通常由一个运算放大器和一个电荷泵组成。
运算放大器将相位检测器的输出信号进行放大，以产生足够的控制电压。
电荷泵则将控制电压转化为电流，用于调节振荡器的频率和相位。
输出调节部分通常由一个低通滤波器和一个振荡器组成。
低通滤波器用于滤除电荷泵产生的交流分量，只保留直流成分，从而使控制电压能够平滑地调节振荡器的频率和相位。
振荡器则产生最终的输出信号，其频率和相位受控制电压调节。
本文采用文献调研和理论分析相结合的方法，对电荷泵锁相环的相关研究进行了深入的研究。
通过查阅相关文献和专利，了解了电荷泵锁相环的国内外研究现状和发展趋势。
基于TSMC90工艺的20GHz电荷泵锁相环设计
基于TSMC90工艺的20GHz电荷泵锁相环设计关键词：电荷泵锁相环，仿真设计，带宽扩展，相位峰值误差，时间抖动1.引言锁相环是一种广泛应用于通信、处理器、放大器等领域的时钟同步电路，它能够在不同电路之间提供准确的时钟信号。
其中，基于电荷泵的锁相环由于拥有高频率、快速锁定时间和可扩展性等特点，在高速数字通信与微波射频应用中得到了广泛的应用。
本文旨在设计一款基于TSMC 90工艺的20GHz电荷泵锁相环，通过仿真分析各模块电路的特性，提出快速锁相和带宽扩展的解决方案，以实现高精度和高速信号同步。
2. 电荷泵锁相环原理电荷泵锁相环由相位检测器、电荷泵、环形振荡器以及反馈回路等基础模块构成。
其中，锁相环的基准时钟信号与被锁定信号经过相位检测器进行相位比较，从而控制电荷泵的输出相位差。
通过反馈回路将该相位差反馈至环形振荡器中，以保持振荡频率与基准时钟频率相同，从而实现相位同步。
3. 电路设计3.1 锁相环结构本文选用传统的电荷泵锁相环结构，接受主反馈环式结构，同时加入带宽扩展电路，提高锁相环的带宽。
3.2 相位检测器差分对抗相位检测器接受差分对抗技术进行优化，利用两个相位检测器输出的信号反向耦合，从而消除相位误差，提高锁相环的相位峰值误差。
仿真结果显示，使用差分对抗相位检测器可以将相位峰值误差降低至0.05°左右。
3.3 电荷泵电荷泵由多级级联的MOS管组成，通过震荡电压产生不同频率的时钟信号。
通过调整电荷泵的频率和相位，与相位检测器的输出信号进行比较，并通过控制开关器件的导通和截止过程，实现输出相位差的控制。
3.4 带宽扩展双极性转导器（BPF）和环带限放大器（LDO）结合，实现针对负载变化的动态增量调整，从而实现锁相环的带宽扩展。
仿真结果表明，加入带宽扩展模块后，锁相环的带宽可提高至455MHz，同步速率更快。
4. 仿真结果本文使用ADS软件对基于TSMC 90工艺的20GHz电荷泵锁相环进行了仿真验证。
CMOS电荷泵锁相环的研究与设计
摘要电荷泵锁相环(Charge Pump Phase-Locked Loop, CPPLL)是一个可以实现高精度输出时钟的闭环反馈系统，其输出时钟具有高频率、高精度和低抖动等优点，成为现代通信系统不可或缺的一部分。
随着集成电路(Integrated Circuit, IC)工艺技术和封装技术发展，芯片的规模越来越大，尺寸越来越小，对电荷泵锁相环的面积、功耗、抖动等提出了更高的要求。
基于此，本文采用SMIC 0.18μm CMOS工艺设计一种应用于以太网通信芯片中的电荷泵锁相环电路。
主要内容如下：首先，在分析电荷泵锁相环中关键子模块以及系统工作原理的基础上，根据设计指标规划各模块指标参数。
采用Verilog-A代码构建数学模型，通过行为级仿真验证指标规划的合理性。
仿真结果表明，电荷泵锁相环系统的相位裕度为69.8°，环路带宽为1.2MHz，锁定时间为12.8μs。
其次，基于SMIC 0.18μm CMOS工艺，设计了一种为电荷泵锁相环系统提供偏置的带隙基准电路；仿真结果表明，在-40°C~125°C的温度范围内，带隙基准的输出电压为1.2V，温度系数为9.41ppm/°C。
设计了一种为电荷泵锁相环系统提供电源电压的无片外电容线性稳压器电路；仿真结果表明，线性稳压器的输出电压为1.8V，负载调整率为0.12mV/mA，线性调整率为6.8mV/V。
最后，采用改进型的差分输入结构设计了一种能消除“死区效应”的鉴频鉴相器；采用共源共栅电流源、传输门和运放设计了一种低失配电流电荷泵；采用Replica 反馈偏置技术和对称负载差分延迟单元设计了一种低相位噪声的环形压控振荡器；采用D触发器和数字逻辑门设计了一种具备自启动能力的5分频电路。
在此基础上，采用SMIC 0.18μm CMOS工艺设计了一种参考信号频率为25MHz，输出信号频率为125MHz的电荷泵锁相环。
仿真结果表明，鉴频鉴相器的复位延时为313ps，电荷泵电流失配率为2%，压控振荡器的相位噪声为-108dBc/Hz@1MHz；系统锁定时间为13μs，锁定时的控制电压为0.871V，输出时钟抖动为251.4ps。
锁相环的基本原理和应用
相位差＝0 时 Ｖｄ＝０；
相位差＝45 时，Ｖｄ＝Ｖｄｄ／４
相位差＝90 时，Ｖｄ＝Ｖｄｄ／２
相位差＝180 时，Ｖｄ＝Ｖｄｄ
123
23 2019/2/10
比较器II是—个由信号上升沿控制的网络，可接收任意占
空比的输入信号。根据两信号频率的关系，有以下几种
情况：
(1)输入信号频率大于3脚的输入信号频率，Ｖ＝Vdd。
8 5 11 R1 50 K 12
4 Rl 10 k R2 4.7M
C2 51 00p
fig 2 F -- V
Title
Size A4
N
123
21
D ate: 15 2019/2/10 File: E:
4. PLL锁相环电路分析
4.1 4046比较器I和II的特点
比较器I的特点是：两个输入信号的电平状态相 异时( 一个是高电平，一个是低电平)，输山信号 Ｖ为高电平：反之为低电平。当两个输入信号的 相位差在0—180 范围内变化时，Ｖ的脉冲宽度ｔ ｐ也随着改变，由于Ｖ的周期是ｔ，占空比Ｄ(Ｄ ＝ｔｐ／ｔ)出随着改变。Ｖ经低通滤波器后即可 得到平均值电乐Ｖｄ。Ｖｄ与相位差成正比。
率差减少相位差逐步恒定。这时，环路就 称为被锁定了,即锁定状态。
123
6 2019/2/10
如果VCO 的频率在开始时低于输入参 考频率，相应比较器的输出偏正。此正输 出电压经滤波后加至VCO，强制VCO 的 频率增加，直至 VCO的频率和相应与输 人参考信号的频率与相应精确相同为止。
123
7 2019/2/10
C2
123
18 2019/2/10
3.3.2 调频信号( FM )的解调
矿产
矿产资源开发利用方案编写内容要求及审查大纲
矿产资源开发利用方案编写内容要求及《矿产资源开发利用方案》审查大纲一、概述
㈠矿区位置、隶属关系和企业性质。
如为改扩建矿山, 应说明矿山现状、
特点及存在的主要问题。
㈡编制依据
(1简述项目前期工作进展情况及与有关方面对项目的意向性协议情况。
(2 列出开发利用方案编制所依据的主要基础性资料的名称。
如经储量管理部门认定的矿区地质勘探报告、选矿试验报告、加工利用试验报告、工程地质初评资料、矿区水文资料和供水资料等。
对改、扩建矿山应有生产实际资料, 如矿山总平面现状图、矿床开拓系统图、采场现状图和主要采选设备清单等。
二、矿产品需求现状和预测
㈠该矿产在国内需求情况和市场供应情况
1、矿产品现状及加工利用趋向。
2、国内近、远期的需求量及主要销向预测。
㈡产品价格分析
1、国内矿产品价格现状。
2、矿产品价格稳定性及变化趋势。
三、矿产资源概况
㈠矿区总体概况
1、矿区总体规划情况。
2、矿区矿产资源概况。
3、该设计与矿区总体开发的关系。
㈡该设计项目的资源概况
1、矿床地质及构造特征。
2、矿床开采技术条件及水文地质条件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2
电荷泵锁相环框图
输入 参考信号
鉴频 鉴相器
PFD
电荷泵 CP
环路滤波器 LF
压控振荡器 VCO
输出
由鉴频鉴相器(Phase Frequency Detector—PFD)，电 荷泵（Charge Pump-CP），环路滤波器及压控振荡器 构成。
2 C1
K C1
2n
Ip 2
1 2
KVCO
1
2
I p KVCO R1
2 2 2
I p KVCO C1 R1 C1
2
2
K
1
2
n
12
研究电荷泵锁相环的锁定性能与前面讨论的模拟锁相环的方法一 样，这里只举例说明电荷泵锁相环的一个重要瞬态响应---相差 。
假设环路在 t 0时锁定，在 t 0时，输入参考信号发生频
率阶跃 ，由于相位是频率的导数，得输入相位得拉氏变
换为 。 s2
He
(s)
e (s) i (s)
1
H
(s)
s2
s2
2 n s
n2
e (s)
s2
s2
2 n s
n2
1
1 Ho (s)
10
id (t)
C1
uc (t)
R1
Z (s)
R1
1 sC1
s1 1 s 2
1 R1C1
2 C1
鉴频鉴相器电荷泵的数学模型为：
K PFD
Ip
2
i
+ Σ e
Ip
-
2
fb
Ie
s1 1
Vc
KVCO
o
s 2
s
11
H (s) o (s)
K PFD iee来自IP27
电压型电荷泵鉴频鉴相器
UE
“1”
DQ
UP
FF
u1
CP
CD
CD
u
' 2
CP
“1”
D FF Q
DN
R1
UC
C1
PFD
UE
CP
LF
电压型电荷泵存在的非线性比电流型电荷泵更严重
由于电容上存在电压 UC ,流入滤波器泵电流为 流出滤波器的泵电流为 U E UC
UE UC R1
CP
CD
CD
u2
CP
“1”
D FF Q
DN
UC
iout R1 C1
注意： 理想PFD具有第三态，即两 个开关都断开，滤波器的 输入端是浮空的，这个性 uc 质在模拟锁相环中是没有 的，而电荷泵锁相环的这 个性质是极其重要的。
PFD
CP
LF
PFD与电流型电荷泵、无源环路滤波器的组合原理图
4
电流型电荷泵鉴频鉴相器
与模拟锁相环相比，电荷泵锁相环的鉴相器是由鉴频 鉴相器和电荷泵组成，鉴频鉴相器不仅具有鉴频功能 ，而且具有鉴相功能，电荷泵能为环路滤波器提供充 放电电流，而模拟锁相环一般采用模拟乘法器作鉴相 器，只具有鉴相功能。
3
5.1 电荷泵鉴频鉴相器数学模型
电流型电荷泵鉴频鉴相器
“1”
DQ
UP
FF
u1
5
电荷泵鉴频鉴相器的传递函数，即数学模型
u1
假设环路处于锁定状态，鉴频鉴
相器输出信号的频率为 ，在每
u2
个输入信号周期内，环路状态只
有非常小的变化，所以，可认为
UP
输出信号频率固定，具体理解如
图。
DN
令相位误差为 e i o ，对于输入（或输出）信号的每个 周期 T 2 ，信号UP的导通时间为：
9
电荷泵锁相环线性相位模型
电荷泵鉴频鉴相器
i + Σ e
-
KPFD
环路滤波器
压控振荡器
Ie
Z(s)
Vc
KVCO s
o
o
Ie (s) K PFD[i (s) o (s)] K PFD e (s)
Vc (s) Ie (s)Z (s)
o
(s)
Vc
(s)KVCO s
Ho (s)
电荷泵锁相环含有开关工作状态的数字电路，是一个数 模混合系统，传递函数的分析方法不能应用于这个时变 系统。
但当环路处于锁定状态时，环路的带宽比信号的频率要 小得多，每个输入信号周期内的环路状态只有非常小的 变化。在这些情况下，我们可以不关心一个周期内的详 细特性，只关心在许多周期内的平均特性，这是平均的 分析方法。在采用了平均分析的方法后，我们可以使用 线性时不变系统传递函数的强大分析工具。
td
e
e T 2
6
电荷泵鉴频鉴相器的传递函数
无源环路滤波器输出为电压，输入为电流，即传输函 数为 Z(s)
电荷泵在每个周期的一段时间 td 内，向滤波器 Z(s) ， 提供一个泵电流 I p sgn(e )
在一个周期内的平均值误差电流为
ie
e 2
Ip
电荷泵鉴频鉴相器增益为
s
Ip
2
1 2
KVCO
Ip
2
1
2
KVCO
i (s)
s2
s
Ip
2
1 2
KVCO
Ip
2
1
2
KVCO
H (s)
o (s) i (s)
2ns n2 s2 2ns n2
n
Ip
2
1
2
KVCO
I p KVCO
R1
充电电流和放电电流极不比配，导致严重的非线性
，而
一般情况最好选用电流型电荷泵，而不用电压型电荷泵
8
5.2.1 二阶电荷泵锁相环的线性模型 的限定条件
电荷泵锁相环实际是一个非线性系统。 但是在应用中，我们近似认为：只要满足锁相
环的环路带宽小于输入参考信号频率的十分之 一，且环路锁定的条件下，PLL可近似看成一 个线性系统。 CPPLL的取样、保持特性要求CPPLL的环路带宽 相对于输入参考信号的频率要小得多，以满足 环路稳定性的要求。
K
PFD Z
(s)
KVCO s
K Z(s) s
H (s) o (s) K PFD KVCO Z (s) H o (s) i (s) s K PFD KVCO Z (s) 1 H o (s)
He (s)
e (s) i (s)
s
s K PFD KVCO Z (s)
第5章 电荷泵锁相环
本章简介
电荷泵锁相环（Charge Pump Phase Locked Loop-CPPLL） 属于模数混合环，它具有捕捉带宽（几乎等于同步带）， 捕捉时间短，线性范围大，结构简洁，易于实现等优点， 得到最广泛的应用。目前常用的集成锁相环频率合成器几 乎全是电荷泵锁相环，只有在噪声性能要求特别高的场合 ，才应用模拟锁相环。