基于FPGA的时间间隔测量模块设计

Ａｂｓｔｒａｃｔ：７ｎＩｉｓ ｐａｐｅｒ ｐｒｅｓｅｎｔｓ ａ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｔｉｍｅ ｉｍｅｒｖＭ ｍｅａｓｕｒｍｅｎｔ ｂａｓｅｄ ｏｉｌ ＦＰＧＡ ｔｅｃｈｎｏｌｏｇｙ．Ａｆｔｅｒ ａｎａｌｙｚｉｎｇ ｔｈｅ
ｍａｉｎ ｔｅｃｈｎｉｃａｌ ａｄｖａｎｔａｇｅｓ ｏｆ ＦＰＧＡ ａｎｄ ｉｔｓ ｉｍｐｏｒｔａｎｃｅ ｉｎ ｔｈｅ ｆｉｅｌｄ ｏｆ ｉｎｄｕｓｔｒｉａｌ ｃｏｎｔｒｏｌｓ，ｉｔ ｇｉｖｅｓ ＦＰＧＡ ｄｅｖｉｃｅ ｆｏｒ ｄｅｓｉｇｎｉｎｇ
１基本设计原理
图ｌ为时间间隔测量系统框图。
时闻问隔删量程序
蔓至二二］·］萋姆ｌｌ
Ｉ巾
Ｉ萎控制信号
图ｌ中。ＦＰＧＡ模块作为整个时间间隔测量模块的核心器 件，当有启动信号时，经光电耦合器进行电平转换，得出５ Ｖ 的数字信号。此时，ＦＰＧＡ向时间间隔测鼍程序发送数字信号 ｌ通知，时间间隔测量程序开始测量．当光电耦合器件再次收 到信号时．此信号可以设置为停止信号，此时ＦＰＧＡ向时问
第１８卷第１期 ！竺！：！！ 堕竺：！
电子设计工程 垦！竺竺！竺堕！望！！！曼翌兰竺竖！里竺竺堕璺ｇ
２０１０年１月
！呈！：！Ｑ！Ｑ
基才ＦＰＧＡ的时间间隔测量模块设计
张敏光１，刘群华ｔ，赵新林：，韩峰－
（１．西安工业大学陕西省薄膜技术与光学检测重点实验室，陕西西安７１００３２； ２．西安北方秦ＪＩｌ集团有限公司．陕西西安７１００３２）
【１】周润景，图雅。张丽敏．基于Ｑｕａｒｔｕｓ ＩＩ的ＦＰＧＭＣＰＬＤ数 【５】杨明元，赵小明，姜华．一种智能化高精度测时仪的设计
字系统设计实例【Ｍ１．北京：电子工业出版社．２００７．
阴．电子科技，２００８，２１（５）：１６—１８．
【２】韩峰，刘群华．基于ＣＰＬＤ的天幕靶抗干扰技术研究【Ｊ】．电 【６】刘群华，韩峰，蔡荣立，等．ＣＰＬＤ在红外密集度光电立靶
２００５。１３（７）：２１—２３． 【２】蒋志峰，蒋伟峰，刘济林．基于ＩＳＡ总线接口电路的设计及
研ＥｌＪ］．实验室研究与探索，２０００（１）：７６～８０． 【３】周明德．微型计算机系统原理及应用【Ｍ】．北京：清华大学出
版社．１９９８．
【４】Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ．ＡＤＳ７８１６ Ｄａｔａｓｈｅｅｔ【ＥＢ／ＯＬ】．２０００．ｈｔｔｐ：／／
如果信号２到来之前已经收到信号ｌ，并且已经在计数， 但若大于或是等于预设的闸门关闭时间８０ ｎＢ．则进行闸门 关闭，即中断由高电平跳变为低电平．停止信号南低电平跳 变为高电平．感知器判断出此信号为所要测量的信号２。通知 主控制器读取数据。如图６所示。
５结论
Βιβλιοθήκη Baidu
该系统硬件设计采用Ａｌｔｅｒａ公司的ＦＰＧＡ器件 ＥＰ！Ｃ３Ｔ１００１７．同时软件设计采用其公司自行开发的Ｑｕ盯ｔＩｌｓ ＩＩ开发环境进行程序设计及其功能时序的仿真。实践表明， 由于ＦＰＧＡ器件简单易学。市场占有量大，开发设计人员容 易购置．开发技术易于掌握，尤其是ＦＰＧＡ本身功能强大，故 其在Ｔ业控制领域中将占据重要的位置。这里所介绍的时间
◆巡哐蚍薹裂＿霹！｜腊 也是测量仪获取时问间隔的重要依据．本设计计数功能模块
采用脉冲计数法来获取时间间隔．设计时需要考虑校准时 钟，以便定期对时钟进行校准。
整个硬件电路原理设计如图２所示。 压而雨翮
止信号保持低电平。等待计数程序（计数模块）结束发出复位 信号，否则发出停止信号，即使停止置为高，计数器停止计 数。若计数程序结束，则发出中断信号，使中断置为低电平， 进入下一步工作。
号，起到保护协处理器的作用，并起到外部电压波动的抗干
扰作用。 ２）电源
为使仪器直接与外部的市电２２０ Ｖ相接，这里
外部电源采用开关电源２２０ Ｖ转换５ Ｖ，内部电源采用５ Ｖ
转换３．３ Ｖ电源模块和５ Ｖ转换１．５ Ｖ电源。整个仪器的内
部丁作电压为５ Ｖ、３．３ Ｖ和１．５ Ｖ ３种电压模式。
３）时钟时钟模块是协处理器够正常工作的保证，同时
ｑ 一 碴编－；“６
基于ＣＰＬＤ的数据采集系统具有硬件线路简单、精度高、 采集速度快的特点。ＩＳＡ总线和ＣＰＬＤ结合的数据采集系统 有其独特的优势。该数据采集系统可循环采样多路（８路）模
ｆｏｃｕｓ．ｔｉ．ｔｏｍ．ｃｎ／ｃｎ／ｌｉｔ／ｄｓ／ｓｙｍｌｉｎｌｄａｄｓ７８１６．ｐｄｆ． ［５１胡远望，廖冬初．基于ＶＨＤＬ的高速串行ＡＤ转换器控制
由于时间间隔测量仪在实际使用中可能会受到各种干 扰脚，在靶场实际应用中，经常会存在蚊虫十扰。冲击波干扰， 细小物体和外界光线的干扰嗍，因此．需要在时间间隔测量仪 的前端做滤波程序．但由于器件自身的特性及环境的复杂 性。实际应用中信号由光电靶传输到时间问隔测量仪会存在 误跳变误触发现象，这种现象会导致时间间隔测量仪的误判 及误测，针对这种异常现象．时间间隔测量仪可以模拟人的 视觉来接收环境信息．并由神经冲动进行信息传递，采取神 经网络感知识别措施非常必要．识别程序流程如图３所示。
２系统硬件设计
系统硬件设计是整个系统的骨架．是数字电路设计的
ｊ三茎
＾Ｓ模式
．坠遵
电源
在线调试 ＪＴＡＧ
核心部件，所有程序代码都在ＦＰＧＡ内部运行。但是要使 ＦＰＧＡ能够正常运作。需要架构一些基本的硬件支撑ＦＰＧＡ 小型系统。
图ｌ时间间隔测景系统框图图
收稿日期：２００９－０７—２８
稿件编号：２００９０７０８６
ＸｉｎＩｌａ０２ ｚｈｏｎｇｄｕａｎ
图４信号预处理模块电路设计实现罔
对编写的程序进行调试、编译通过．然后进行功能时序仿 真，实现如果信号２到来之前已经收到信号１．并且已经在计 数，但若小于预设的闸门关闭时间８０ ｎ￥．则不进行闸门关闭， 即中断保持高电平不变，停止信号保持低电平，感知器认为此 信号为非测量信号２，继续监测信号２的到来，如图５所示。
时间问隔测量系统的硬件设计主要包括：信号接口、电 源、时钟等模块。
作者简介：张敏光（１９８４一）。男，广西来宾人，硕士研究生。研究方向：光电测试技术与仪器。
－６３－
万方数据
《电子设计工程）２０１０年第ｌ期
Ｉ）信号接口电路 信号接ｕ电路主受用于接收外部输 入信号并进行电平转换吲．以使协处理器得到稳定电平的信
启动时间间隔测量仪，感觉器等待信号的到来，如果有 信号，立即进行感知判断，询问是否为信号ｌ，如果为信号ｌ， 则判断是否启动计数，若计数程序正在执行上一次信号的工 作，则不启动计数器，否则启动计数器并发出中断信号．发出 开始信号．即使中断置为高电平。通知主控制器准备读取数 据，开始置为高电平。如果不是信号ｌ，也就是当信号２到来 时，则判断是否停止计数器，如果信号２到来前未收到信号 ｌ，则感知程序可认为此时的信号２为无用信号，直接丢弃。 如果信号２到来前已收到信号ｌ。并已在计数。但若小于预设 的闸门关闭时间，则不关闭闸门，即中断保持高电平不变，停
ｈａｒｄｗａｒｅ ｏｆ ｔｈｅ ｔｉｍｅ ｉｎｔｅｒｖａｌ ｍｅａｓｕｒｅｍｅｎｔ ｍｏｄｕｌｅａｎｄ ｉｔ ａｌｓｏ ｇｉｖｅｓ ｓｏｆｔｗａｒｅ ｆｏｒ ｓｏｆｔｗ般ｄｅｓｉｇｎ．Ｔｈｅ ｄｅｓｉｇｎ ｍｅｔｈｏｄ ｏｆ ｈａｒｄ－
ｇｉｗ ｗａｒｅ ａｎｄ ｓｏｆｔｗａｒｅ ｉｓ ｄｅｓｃｒｉｂｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ，ａｎｄ ｉｔ
圉３信号预处理模块程序流程
４功能实现及仿真
３系统软件设计
测量模块内部需要的集成电路都是通过软件来实现，所 以，先设计系统软件流程计。其软件设计包括：信号预处理、 计数程序、总线控制器、锁存器等模块设计。
由于该系统软件设计的４大模块的设计过程类似，所以 这里只介绍信号预处理模块的设计流程及其后面的功能实 现及仿真。
一６４一
通过Ｑｕａｒｔｕｓ ＩＩ开发环境，文夺猁擞方式．用ＶＨＤＬ谙禹
进行编程，生成图元，结合顶层原理网设计，实现信号预处理
塑模块兰原星理图璧。如萤图驿４所ｓ示ｉ。ｇｐ！ｒ；ｅｐｉｒ；ｏ：：：：：：：：７’ｌ巨：蜀
婪竺三篓蚓裟“篙薯岸单蛞一Ｉ习
Ｌｉ ｘ…ｉｎ一ｈａｊ。＝２＝［！：噬：一措ｊ
Ｌ一一一．一一一一一一一二：－一ｏ
随着半导体技术、嵌入式技术和ＥＤＡ技术的不断发展． 数字设计技术将逐步取代模拟技术。而ＦＰＧＡ技术是数字技 术的最新研究成果，利用ＦＰＧＡ技术进行数字电路的设计是 必然趋势。电子Ｔ艺技术的不断改进使得ＦＰＧＡ的成本不断 降低．用ＦＰＧＡ进行数字电路的设计具有开发周期短、成本 低、电路设计简单的特点Ｉｌｌ。由于生产ＦＩＧＡ的各大厂家在工 艺上不断提升技术，使得ＦＰＧＡ的市场迅速扩大。
子设计工程，２００７，１５（１１）：３－６．
测试系统中的抗干扰的应用［Ｊ】．光学技术，２００４，３０（６）：
【３】陈鹏．高分辨率智能测时仪的研制【Ｄ１．南京：南京理工大
７５６－７６０．
（上接第６２页）
●ｏ●ｏ●ｏ●Ｃ＿Ｃ＇●ｏ●Ｃ墙ｏ●（＞●Ｃ—ＣＨＨ，●ｏ●ｏ●Ｃ”ｏ●Ｃ＿ｏ●ｏ●ｏ●ＣＨＣＨＨ，●Ｃ—ＣＨ“，●ｏ＿ｃ埽ｏ●ｏ●ｏ●ｏ●Ｃ＇ｏ●Ｃ＿Ｃ＿ｏ●ｏ·ｏ●Ｃ＿Ｃ＿伪Ｃ－ｏ●ｏ·Ｃ＿ｏ●Ｃ＿ＣＨ．ｏ●ｏ●ｏ●ｏ●。．
设计与实现叨．常州信息职业技术学院学报，２００７，６（１）：
摘要：介绍一种基于ＦＰＧＡ技术的时间间隔测量方法．通过分析ＦＰＧＡ的主要技术优势及其在工业控制领域中所处的
重要地位．给出设计时问间隔测量模块所选用的ＦＰＧＡ器件并进行硬件设计，以及所选用的软件并进行软件设计。描
述时间间隔测量模块的软件及硬件设计方法，给出设计过程的硬件原理图及软件流程图。并对设计的各功能模块进
万方数据
张敏光，等 基于ＦＰＧＡ的时问间隔测量模块设计
图５感知器自动识别非测罱信号的ｆ扰功能仿真结果
图６感知器自动识别出正确测量信号功能仿真结果
间隔测量技术可在靶场测试、激光测距、物理实验、航空航天
学．２００４．
等领域发挥良好的作用。 参考文献：
【４】倪晋平，李晋惠，王铁岭，等．智能化多功能测时仪研制【Ｊ】． 西安工业学院学报。２０００，２０（３）：１８２—１８６．
在Ｗｉｎｄｏｗｓ９８下，使用基于Ｃ语言的数据采集测试程 序，可得到如表ｌ所示的测试数据。从所列数据看出。该数据 采集系统采集数据正确，且精度高。
表ｌ数据采集系统的测试结果
拟信号采样。实际测试结果表明该设计方案可行。且具有很 高的实用价值。 参考文献： 【ｌ】牛强军．基于ＩＳＡ总线的ＡＤＣ板卡ｉ灯ｔｉＪ］．电子设计工程，
附间根隔据测经量验程序 进发 行送 分停析止判信断号测。量得数到据两是个否信为号正间确的数间据隔１数 ２１据 。，若
为正确测量数据。ＦＰＧＡ向ＳＴＣ单片机发送中断信息，通知 ｓｒｒｃ单片机进行数据的读取。此时，Ｓ１陀单片机向ＦＰＧＡ发送 控制信号，ＦＰＧＡ根据ＳＴＣ单片机发来的控制信号进行识别， 根据控制信号有序地向ｓＴＣ单片机进行数据传输１３１。ＦＰＧＡ采 用Ａｈｅｒａ公司的ＥＰＩＣ３Ｔ１００１７器件进行硬件设计。采用Ａ１． ｔｅｒａ公司开发的Ｑｕａｒｔｕｓ ＩＩ进行软件没计。
行功能时序仿真。
关键词：ＦＰＧＡ；时间间隔测量；模块设计；功能时序仿真
中图分类号：，１１眨１６
文献标识码：Ａ
文章编号：１６７４＿６２３６（２０ｌＯ）０ｌ枷６３＿０３
Ｄｅｓｉｇｎ ｏｆ ｔｉｍｅ ｉｎｔｅｒｖａｌ ｍｅａｓｕｒｅｍｅｎｔ ｍｏｄｕｌｅ ｂａｓｅｄ ｏｎ ＦＰＧＡ
ＺＨＡＮＧ Ｍｉｎ－ｇｎａｎ９１，ＬＩＵ Ｑｌｌｎ—ｈｕａｌ，ＺＨＡＯ Ｘｉｎ－ｌｉｎ２，ＨＡＮ Ｆｃｎ９１
（１．Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆＦｉｌｍ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ｏｐｔｉｃａｌ Ｍｅｍｕｒｅｍｅｍ，Ｘｉ’帆Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｕｎｗｅ倦ａｙ，Ｘｉ’矾７１００３２，Ｃｈｉｎａ；
２．Ｎｏｒｔｈｅｒｎ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ．Ｘｉ’哦Ｑｉｎ Ｃｈ峨Ｘｉ’帆７１００３２，Ｃｈｉｎａ）
ｔｈｅ ｄｅｓｉｇｎ ｐｒｏｃｅｓｓ ｏｆ ｈａｒｄｗａｒｅ ｓｃｈｅｍａｔｉｃ ａｎｄ ｔｈｅ ｆｌｏｗ ｃｈａｒｔ ｏｆ
ｓｏｆｔｗａｒｅ，ｉｔ ａｌｓｏ ｓｉｒｅ８ ｔｉｍｉｎｇ ａｎｄ ｆｕｎｃｔｉｏｎａｌ ｓｉｍｕｌａｔｉｏｎ ｏｆ ｖａｒｉｏｕｓ ｆｕｎｃｔｉｏｎａｌ ｍｏｄｕｌｅｓ．
Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ；ｔｉｍｅ ｉｎｔｅｒｖａｌ ｍｅａｓｕｒｅｍｅｎｔ；ｍｏｄｕｌａｒ ｄｅｓｉｇｎ；ｔｉｍｉｎｇ ａｎｄ ｆｕｎｃｔｉｏｎａｌ ｓｉｍｕｌａｔｉｏｎ